[發(fā)明專利]一種遠(yuǎn)距離傳輸U(kuò)SB數(shù)據(jù)的系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201810340906.6
• 申請日: 2018-04-17
• 公開（公告）號: CN108563595B
• 公開（公告）日: 2020-09-25
• 發(fā)明（設(shè)計(jì)）人: 夏禹;王礡;魯克文
• 申請（專利權(quán)）人: 上海固高歐辰智能科技有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 上海諾衣知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31298
• 代理人: 牛芳玲

1.一種遠(yuǎn)距離傳輸U(kuò)SB數(shù)據(jù)的方法，其特征在于，基于一遠(yuǎn)距離傳輸U(kuò)SB數(shù)據(jù)的系統(tǒng)，所述系統(tǒng)應(yīng)用于PC機(jī)和USB設(shè)備之間進(jìn)行USB數(shù)據(jù)的傳輸，所述系統(tǒng)包括第一連接模塊和第二連接模塊；所述第一連接模塊包括依次連接的第一USB PHY、第一FPGA芯片和第一網(wǎng)絡(luò)PHY，且所述第一USB PHY與所述PC機(jī)連接；所述第二連接模塊包括依次連接的第二網(wǎng)絡(luò)PHY、第二FPGA芯片和第二USBPHY，且所述第二USB PHY與所述USB設(shè)備連接；所述第二網(wǎng)絡(luò)PHY通過網(wǎng)絡(luò)與所述第一網(wǎng)絡(luò)PHY之間進(jìn)行數(shù)據(jù)通信；

所述方法包括：

步驟S1，所述USB設(shè)備通過USB接口連接所述第二USB PHY，所述第二FPGA芯片對所述USB設(shè)備進(jìn)行檢測以判斷所述USB設(shè)備是否為高速設(shè)備；

步驟S2，所述第二FPGA芯片將判斷結(jié)果通過所述第二網(wǎng)絡(luò)PHY和所述第一網(wǎng)絡(luò)PHY輸出至所述第一FPGA芯片；

步驟S3，所述第一FPGA芯片根據(jù)所述判斷結(jié)果通過所述第一USB PHY完成與所述PC機(jī)的握手應(yīng)答；

步驟S4，對所述USB設(shè)備的進(jìn)行枚舉，其中，所述步驟S4中，對所述USB設(shè)備的進(jìn)行枚舉的步驟包括：

步驟S41，所述PC機(jī)發(fā)出讀取設(shè)備描述符數(shù)據(jù)包，所述第一FPGA芯片接收到所述讀取設(shè)備描述符數(shù)據(jù)包并進(jìn)行校驗(yàn)，并于校驗(yàn)無誤后，向所述PC機(jī)發(fā)出應(yīng)答信號；

步驟S42，所述第一FPGA芯片將所述讀取設(shè)備描述符數(shù)據(jù)包發(fā)送至所述第二FPGA芯片，并等待數(shù)據(jù)的返回；

步驟S43，所述第二FPGA芯片接收所述讀取設(shè)備描述符數(shù)據(jù)包，并將所述讀取設(shè)備描述符數(shù)據(jù)包發(fā)送至所述USB設(shè)備，所述USB設(shè)備向所述第二FPGA芯片反饋?zhàn)陨淼脑O(shè)備描述符；

步驟S44，所述第二FPGA芯片將所述USB設(shè)備的設(shè)備描述符反饋至所述第一FPGA芯片；

步驟S45，所述第一FPGA芯片將所述USB設(shè)備的設(shè)備描述符反饋至所述PC機(jī)；

步驟S5，進(jìn)行所述PC機(jī)和所述USB設(shè)備之間的數(shù)據(jù)傳輸。

2.如權(quán)利要求1所述的遠(yuǎn)距離傳輸U(kuò)SB數(shù)據(jù)的方法，其特征在于，所述步驟S1中，所述第二FPGA芯片對所述USB設(shè)備進(jìn)行檢測以判斷所述USB設(shè)備是否為高速設(shè)備的步驟具體為：

所述第二FPGA芯片按照USB HOST握手機(jī)制與所述USB設(shè)備握手，若握手成功，則判斷所述USB設(shè)備為高速設(shè)備，反之，則判斷所述USB設(shè)備為低速設(shè)備。

3.如權(quán)利要求1所述的遠(yuǎn)距離傳輸U(kuò)SB數(shù)據(jù)的方法，其特征在于，在進(jìn)行步驟S41-步驟S43的同時(shí)，所述PC機(jī)多次向所述第一FPGA芯片發(fā)送IN令牌。