[發明專利]包括溝槽結構中的場電極和柵電極的半導體器件及制造方法

有效

• 申請號: 201810294405.9
• 申請日: 2018-03-30
• 公開（公告）號: CN108695393B
• 公開（公告）日: 2021-07-20
• 發明（設計）人: K-H.巴赫;C.卡姆彭;D.科茨;A.邁澤;A.C.G.伍德;M.聰德爾
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/41
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王岳;申屠偉進

本發明公開了包括溝槽結構中的場電極和柵電極的半導體器件及制造方法。一種半導體器件，包括半導體主體，所述半導體主體包括第一導電類型的半導體襯底和在所述半導體襯底上的第一導電類型的半導體層。溝槽結構從第一表面延伸到半導體主體中。溝槽結構包括柵電極和布置在柵電極與溝槽結構的底部側之間的至少一個場電極。第二導電類型的主體區鄰接溝槽結構。主體區從晶體管單元區域橫向延伸到邊緣末端區域中。pn結位于主體區和半導體層之間。主體區和半導體層中的至少一個在邊緣末端區域中的pn結的橫向端部處的摻雜濃度，與所述主體區和半導體層中的至少一個在晶體管單元區域中的pn結處的摻雜濃度相比下降。

技術領域

本發明涉及包括溝槽結構中的場電極和柵電極的半導體器件及制造方法。

背景技術

在各種半導體功率應用中，絕緣柵場效應晶體管（IGFET），例如金屬氧化物半導體場效應晶體管（MOSFET），用來接通和切斷電子負載。包括溝槽中的柵電極和柵極電介質的晶體管單元概念可能由于與平面單元概念相比更高的晶體管單元的組裝密度而允許比面積導通電阻（Ron x A）的減小。通過進一步在溝槽中容納一個或多個場電極或場板，可以進一步改進擊穿電壓和導通電阻之間的折衷關系。由邊緣末端區域中的場板實現的電荷補償可以與由于主體區的邊緣末端構造而引起的電場分布相互作用。所述相互作用可以限制器件的擊穿電壓裕度。

因此，期望進一步改進場板溝槽IGFET中的擊穿電壓和導通電阻之間的折衷關系。

發明內容

本公開涉及一種半導體器件，其包括第一導電類型的半導體襯底和在所述半導體襯底上的第一導電類型的半導體層。溝槽結構從第一表面延伸到半導體主體中。溝槽結構包括柵電極和布置在柵電極與溝槽結構的底部側之間的至少一個場電極。第二導電類型的主體區鄰接溝槽結構。主體區從晶體管單元區域橫向延伸到邊緣末端區域中。pn結位于主體區和半導體層之間。主體區和半導體層中的至少一個在邊緣末端區域中的pn結的橫向端部處的摻雜濃度，與所述主體區和半導體層中的至少一個在晶體管單元區域中的pn結處的摻雜濃度相比下降。

本公開還涉及一種制造半導體器件的方法。該方法包括在第一導電類型的半導體襯底上形成第一導電類型的半導體層。該方法進一步包括形成從第一表面延伸到半導體主體中的溝槽結構，所述溝槽結構包括柵電極和布置在柵電極與溝槽結構的底部側之間的至少一個場電極。該方法進一步包括形成鄰接溝槽結構的第二導電類型的主體區，其中主體區從晶體管單元區域橫向延伸到邊緣末端區域中。該方法進一步包括相比于晶體管單元區域局部增加邊緣末端區域中主體區和半導體層之間的pn結的擊穿電壓。

本領域技術人員在閱讀下面的詳細描述時和在查看附圖時將認識到附加的特征和優點。

附圖說明

附圖被包括以提供對本發明的進一步理解并且被并入在本說明書中且構成本說明書的一部分。附圖圖示實施例并且和本描述一起用于解釋本發明的原理。將容易領會到本發明的其他實施例和意圖的優點，因為通過參考下面的詳細描述它們變得更好理解。

圖1A至1C是用于圖示包括溝槽中的柵電極和場電極的半導體器件的半導體主體的頂視圖和橫截面視圖。

圖2是用于圖示主體區的摻雜劑量朝著邊緣末端區域中的pn結的橫向端部的稀釋的曲線圖。

圖3A和3B是用于圖示邊緣末端區域中的浮置主體區部分的半導體主體的頂視圖和橫截面視圖。

圖4A和4B是用于圖示主體子區從邊緣末端區域中的另一主體子區橫向突出的半導體主體的頂視圖和橫截面視圖。

圖5是用于圖示主體區的垂直延伸在邊緣末端區域中的增加的半導體主體的示意性橫截面視圖。

圖6A和6B以及7A至7D是用于圖示包括主體區和不同半導體子層之間的pn結的半導體器件的半導體主體的頂視圖和橫截面視圖。

圖8是用于圖示制造半導體器件的方法的示意性流程圖。