[發明專利]音頻編解碼比特級讀寫加速裝置及其加速讀寫方法

有效

• 申請號: 201010232279.8
• 申請日: 2010-07-22
• 公開（公告）號: CN101901131A
• 公開（公告）日: 2010-12-01
• 發明（設計）人: 潘星光;陳先民;孔吉;劉佩林
• 申請（專利權）人: 上海交通大學;富士通株式會社
• 主分類號: G06F9/312
• 分類號: G06F9/312;G10L19/00
• 代理公司: 上海交達專利事務所 31201
• 代理人: 王錫麟;王桂忠

技術領域

本發明涉及的是一種信號處理技術領域的裝置，具體是一種音頻編解碼比特級讀寫加速裝置及其加速讀寫方法。

背景技術

在現有的音頻編解碼算法中，如MP3標準和AAC標準中，常常需要對數據進行比特級的讀寫操作。例如，熵編碼為一種在音頻編碼過程中經常使用的無失真的編碼算法。在熵編碼算法中，需要將編出的碼字，通常為若干個比特，寫入到目標寄存器的從某一特定位置開始的若干個連續比特中。類似地，在音頻解碼過程中的熵解碼算法中，需要將碼流中的若干個連續比特讀取出來寫入目標寄存器從最低位開始的若干個連續比特中。

目前，音頻編解碼算法通常通過嵌入式處理器或數字信號處理器(DSP)實現。經過對現有技術的檢索發現，在一般的嵌入式處理器或DSP中，沒有專門的比特級讀寫操作指令。因此，完成比特級的讀操作和寫操作通常需要用若干條指令組合而成。這些指令包括移位、邏輯與、邏輯或和移動等等。

經過對現有技術的檢索發現，在劉佩林等人編著的《MIPS體系結構與編程》一書中介紹了MIPS32處理器及其指令集。如果使用該處理器進行比特級讀寫操作，如將某一寄存器R3的[2:0]比特的數據([2:0]表示寄存器的第2比特到第0比特，下同)寫到另一寄存器R4的[9:7]比特中，并且寫入的方向是由低位到高位的，一般的操作過程如下：

1.對R3進行左移7位操作，并且將結果寫入臨時寄存器R5中。

指令：DSLL?R5，R3，#7

2.對R5進行邏輯與操作，使R5除[9:7]比特外的其余比特為0。

指令：DADDI?R6，0，0X7

DSLL?R6，R6，#7

ANDI?R5，R5，R6

其中：R6為一臨時寄存器，下同。

3.對R4進行邏輯與操作，使R4的[9:7]比特變成0，其余比特不變。

指令：XORI?R6，R6，0XFFFF

ANDI??R4，R4，R6

4.對R4與R5進行邏輯或操作，將結果寫入R4。

指令：OR?R4，R5，R4

每次操作時均需要對比特位置進行跟蹤運算，以確定寫入的位置。本例的一個寫操作就需要用到7條指令。此外，在遇到字的邊界時，一般的嵌入式處理器或DSP需要從兩個32位寄存器中分別讀取或寫入若干比特，然后進行拼接，比特級讀寫操作將變得十分復雜，從而需要使用更多條指令完成。

因此，使用一般的嵌入式處理器或DSP實現比特級讀寫操作時，需要較多的指令數和時鐘周期數。比特級讀寫操作嚴重降低了處理器或DSP處理音頻編解碼的速度。

發明內容

本發明針對現有技術存在的上述不足，提供一種音頻編解碼比特級讀寫加速裝置及其加速讀寫方法，通過在嵌入式處理器或DSP中增加專門的硬件模塊，有效減少比特級讀寫操作所需要的指令數和時鐘周期數，從而減少比特級讀寫操作所需要的時間，提高音頻編解碼的速度和效率。

本發明是通過以下技術方案實現的：

本發明涉及一種音頻編解碼比特級讀寫加速裝置，包括：比特讀寫模塊、位置記錄模塊、讀寫方向模塊和活躍寄存器標志模塊，其中：讀寫方向模塊分別與比特讀寫模塊、位置記錄和活躍寄存器標志模塊相連并輸出讀寫方向信息，位置記錄模塊與比特讀寫模塊和活躍寄存器標志模塊連接并輸出讀寫位置信息，活躍寄存器標志模塊與比特讀寫模塊相連接并輸出當前讀寫寄存器號。

所述的讀寫方向模塊為比特讀寫方向寄存器(SDIR)，其位寬為1比特，該比特讀寫方向寄存器用來控制比特讀寫和跳過的方向，當比特讀寫方向寄存器為1時，表示比特的讀寫的方向為低比特位向高比特位，反之表示讀寫方向為高比特位向低比特位。

所述的比特讀寫模塊包括：兩個比特輸入輸出寄存器(BITIO1和BITIO2)，其位寬均為32比特，其中：第一比特輸入輸出寄存器的輸入端分別于與讀寫方向模塊、活躍寄存器標志模塊、位置記錄模塊和外部數據總線相連接并傳輸續寫方向、當前讀寫寄存器號、讀寫位置以及讀數據信息，第一比特輸入輸出寄存器的輸出端與外部數據總線相連接并傳輸寫數據信息；第二比特輸入輸出寄存器的輸入端分別于與讀寫方向模塊、活躍寄存器標志模塊、位置記錄模塊和外部數據總線相連接并傳輸續寫方向、當前讀寫寄存器號、讀寫位置以及讀數據信息，第二比特輸入輸出寄存器的輸出端與外部數據總線相連接并傳輸寫數據信息。第一比特輸入輸出寄存器和第二比特輸入輸出寄存器用來充當比特級讀操作的數據來源；在進行比特級寫操作時，第一比特輸入輸出寄存器和第二比特輸入輸出寄存器用來充當比特級寫操作的目標。