[發明專利]一種基于FPGA實現超長序列快速卷積運算的方法

有效

• 申請號: 201810276062.3
• 申請日: 2018-03-27
• 公開（公告）號: CN108509382B
• 公開（公告）日: 2022-06-07
• 發明（設計）人: 孫桂玲;王鵬霄;鄭祥雨;陳雨歌;辛港濤;陳江韜
• 申請（專利權）人: 南開大學
• 主分類號: G06F17/15
• 分類號: G06F17/15;G06F15/78
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種基于FPGA實現超長序列快速卷積運算的方法。首先通過AD采樣模塊對兩路信號進行采集，然后將采集到的兩路數據按順序分別存入FPGA外部的兩片隨機存儲器(SRAM)中，之后在突發長度內按相反的順序從兩片SRAM中取出數據進行快速卷積運算，同時將運算得出的大量數據存入FPGA外部的DDR2中，最終實現了基于FPGA對兩路信號的快速卷積運算。

【技術領域】

本發明屬于空間定位問題中高速實時數字信號處理領域，對兩路信號進行高速、大深度采樣并卷積運算以分辨兩路信號的微小相位差。AD采樣模塊采用雙通道12bit AD采集模塊AN926，FPGA采用Altera公司的Cyclone IV系列，型號為Cyclone IVEP4CE115F29C7N。通過突發的方式讀取存儲數據的兩片SRAM，突發長度依次累加，大大提高了運算速度，最終在較短時間內實現兩路信號的快速卷積運算。

【背景技術】

在空間定位問題中，兩路信號的相位差是一個重要的參數，通過這個相位差可以實現空間精確的定位，而卷積運算是找到這個相位差的重要方法。

當兩路信號的相位差及其微小時，比如光信號，其相位差的分辨必須通過高采樣率和大深度的采樣后進行卷積，才可實現。目前，對兩路離散數字信號進行卷積運算主要是依靠軟件來實現，而軟件執行超長序列卷積的速度較低，無法滿足對高速信號處理實時性的要求，而采用FPGA來實現則可以充分利用其硬件資源豐富和并行運算的特點，大大提高運算速度，從而實現了空間定位的實時性。

【發明內容】

該方法利用FPGA實現兩路信號的快速卷積運算，其技術方案包含以下幾個方面：

1.AD模塊采集數據

采用雙通道12bit AD采集模塊AN926對兩路模擬信號進行采樣，采樣頻率為50Mhz，采樣時間為5.243ms，即采樣結束以后得到兩組262144個12bit的數據。

2.數據寫入FPGA片外SRAM

外置靜態隨機存儲器采用兩片型號為IS61LV25616AL的SRAM，通過GPIO口連接到FPGA上，該SRAM的存儲資源為256Kx 16bit，滿足存儲要求。

由于該SRAM的數據線為16bit，而實際需要存儲的AD采集的數據僅為12位，因此在外部硬件設計上，將該SRAM的D12、D13、D14、D15直接接地。

數據寫入外部SRAM是通過FPGA內部的控制邏輯控制三態總線來實現的。首先當需要將AD采集的數據寫入SRAM時，FPGA控制AD模塊獲得總線使用權，當寫入結束時FPGA再控制AD模塊釋放總線，將總線控制權交給快速卷積模塊。3.從SRAM中讀出數據

為了配合快速卷積方法，從SRAM中讀取數據的方法是該方法的關鍵部分。采用突發的方式讀取外部SRAM，突發長度從256位開始，每一次讀突發，讀取長度就增加256位。采用完全反向的順序對兩片SRAM進行讀取，即第一次突發時SRAM_A的讀取順序為0，1，2，3…255；SRAM_B的讀取順序為255，254，253…2，1，0。第二次突發時SRAM_A的讀取順序為0，1，2，3…511；SRAM_B的讀取順序為511，510，509…2，1，0。

4.快速卷積運算

將從SRAM中讀取的數據送入快速卷積模塊，第一次突發時，設定突發長度為256，按順序依次將數據并行輸入256個乘法器中，并用鎖存器將乘法運算結果鎖存起來，每個鎖存器依次獨立計數，當所有鎖存器計數滿256也就是第一次突發結束時同時輸出結果，便可得到第一次突發所算出的256個卷積運算結果。然后立即進入第二次突發，突發長度為512，依然將讀出的數據送入快速卷積模塊，當所有鎖存器計數滿512時，同時輸出結果。以此方式，共經過1024次突發便可得到全部的卷積結果。

5.運算結果存入FPGA外部DDR2