[發明專利]半導體結構在審
| 申請號: | 201810273140.4 | 申請日: | 2018-03-29 |
| 公開(公告)號: | CN109727954A | 公開(公告)日: | 2019-05-07 |
| 發明(設計)人: | 王榮德;劉承勛;古進譽;龐德勛;王家樺;蔡佩杏;林柏瑺 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L23/538 | 分類號: | H01L23/538;H01L23/31 |
| 代理公司: | 南京正聯知識產權代理有限公司 32243 | 代理人: | 顧伯興 |
| 地址: | 中國臺灣新竹科*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 密封環 半導體裝置 第一表面 第二表面 半導體穿孔 半導體結構 物理連接 安置 穿過 | ||
一種半導體結構包括半導體裝置、第一密封環、第二密封環及多個半導體穿孔(through semiconductor via,TSV)。半導體裝置具有第一表面及與第一表面相對的第二表面。第一密封環安置在半導體裝置的第一表面上且與第一表面的邊緣相鄰。第二密封環安置在半導體裝置的第二表面上且與第二表面的邊緣相鄰。半導體穿孔穿過半導體裝置且物理連接(physically connect)第一密封環及第二密封環。
技術領域
本發明實施例涉及一種半導體結構。更具體來說,本發明實施例涉及一種具有半導體穿孔的半導體結構。
背景技術
集成電路用于各種電子應用,例如個人計算機、手機、數碼相機及其它電子設備。通常通過以下步驟來制作集成電路:在半導體襯底上依序沉積絕緣或介電層、導電層及半導體層材料;以及使用光刻技術來圖案化各種材料層以在其上形成電路組件及元件。許多集成電路通常在單個半導體晶片(wafer)上制造。可單體化晶片的管芯以在晶片級(waferlevel)進行封裝。密封環的形成是后段(back-end of line,BEOL)半導體工藝的重要部分。密封環是圍繞集成電路的應力保護結構,用于保護半導體芯片內的內部電路不會受到因來自晶片的管芯的劃切而造成的損壞。
發明內容
一種半導體結構包括半導體裝置、第一密封環、第二密封環及多個半導體穿孔(through semiconductor via,TSV)。所述半導體裝置具有第一表面及與所述第一表面相對的第二表面。所述第一密封環安置在所述半導體裝置的所述第一表面上且與所述第一表面的邊緣相鄰。所述第二密封環安置在所述半導體裝置的所述第二表面上且與所述第二表面的邊緣相鄰。所述半導體穿孔穿過所述半導體裝置且物理連接(physically connect)所述第一密封環及所述第二密封環。
附圖說明
當結合附圖閱讀時,會從以下詳細描述中最好地理解本公開的各方面。應注意,根據行業中的標準慣例,各種特征未按比例繪制。實際上,為了論述清楚起見,可以任意增大或減小各種特征的尺寸。
圖1A至圖1H是示出根據本公開的一些實施例的半導體結構制造方法中的各個階段的示意性剖視圖。
圖2A是圖1H中的半導體結構的背側示意圖。
圖2B至圖2F是示出根據本公開的一些替代性實施例的各種半導體結構的背側示意圖。
圖3A是圖2C中的半導體結構的示意性剖視圖。
圖3B是圖2E中的半導體結構的示意性剖視圖。
圖3C是圖2F中的半導體結構的示意性剖視圖。
圖4A至圖4D是示出根據本公開的一些實施例的各種半導體穿孔(throughsemiconductor via,TSV)的尺寸及排列的背側示意性放大圖。
附圖標號說明
10、20、30、40、50、60:半導體結構;
100:半導體裝置;
100a、S200a:第一表面;
100b、S200b:第二表面;
100c:邊緣;
102:切割道;
200:半導體穿孔;
200a:第一半導體穿孔;
200b:第二半導體穿孔;
202:晶種層材料;
202':晶種層;
202a':第一晶種層;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810273140.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:重布線路結構
- 下一篇:包括工藝標記的基板和包括該基板的顯示設備





