[發明專利]寄存器及其初始化方法

有效

• 申請號: 201810272612.4
• 申請日: 2018-03-29
• 公開（公告）號: CN108563463B
• 公開（公告）日: 2020-11-13
• 發明（設計）人: 高新軍;謝文剛;吳志遠;邱鈞華;陳柳明
• 申請（專利權）人: 深圳市國微電子有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 官建紅

本發明屬于電子技術領域，提供了一種寄存器及其初始化方法。其中，寄存器包括：三個時鐘端口，分別用于輸入第一時鐘信號、第二時鐘信號以及第三時鐘信號；狀態控制模塊，用于當第一時鐘信號為第一狀態時輸出初始化信號；負鎖存器用于在第一時鐘信號為第一狀態且第二時鐘信號為第二狀態時導通，且接收并輸出初始化信號；第一門控反相器用于根據第三時鐘信號進行導通或者關斷；正鎖存器用于當第三時鐘信號為第一狀態時導通，且接收并輸出初始化信號；第一反向器用于接收并輸出初始化信號，以完成對寄存器的初始化；通過本發明可有效地解決現有的寄存器存在的初始化速度慢，耗時長，且導致芯片的功耗增大的問題。

技術領域

本發明屬于電子技術領域，尤其涉及一種寄存器及其初始化方法。

背景技術

隨著現代集成電路產業的高速發展，芯片逐漸向微型化、高集成化方向發展，根據摩爾定律可知，隨著芯片工藝尺寸的不斷減小，對其功耗的要求就更為嚴格，此時時序邏輯電路成為降低芯片功耗的關鍵部件；當大量的時序邏輯電路應用在芯片中時，將導致芯片中存在大量的寄存器等存儲類器件，其中寄存器具有一定的記憶、存儲功能，但是寄存器在開始正常工作前需要給定其一個固定、明確的初始狀態，給定寄存器初始狀態的過程即為初始化過程。

然而，現有寄存器中的所有鎖存器的狀態均是通過同一時鐘信號控制的，且寄存器中的不同鎖存器是在同一時鐘信號的不同狀態下導通并更新其狀態值的，因此，要完成一個寄存器的初始化過程，至少需要一個時鐘周期的時間；同時，由于現有芯片中包括多個寄存器，且多個寄存器是級聯且共用同一時鐘信號的，因此，在上一寄存器初始化完成后下一寄存器才能進行初始化過程，這樣，要完成對芯片中所有寄存器的初始化，則需要至少n個時鐘周期的時間，其中n為級聯的寄存器個數。綜上可知，現有的寄存器存在初始化速度慢，耗時長，且導致芯片的功耗增大的問題。

發明內容

本發明提供一種寄存器及其初始化方法，旨在解決現有的寄存器存在的初始化速度慢，耗時長，且導致芯片的功耗增大的問題。

本發明第一方面提供一種寄存器，包括：

第一時鐘端口，用于輸入第一時鐘信號；

第二時鐘端口，用于輸入第二時鐘信號；

第三時鐘端口，用于輸入第三時鐘信號；

狀態控制模塊，用于接收所述第一時鐘信號，在所述第一時鐘信號為第一狀態時接收并輸出初始化信號；

負鎖存器，與所述狀態控制模塊連接，所述負鎖存器用于接收所述第一時鐘信號和所述第二時鐘信號，在所述第一時鐘信號為第一狀態且所述第二時鐘信為第二狀態時導通，且接收并輸出所述初始化信號；

第一門控反相器，與所述負鎖存器連接，所述第一門控反相器用于接收所述第三時鐘信號，并根據所述第三時鐘信號進行導通或者關斷；

正鎖存器，與所述第一門控反相器連接，所述正鎖存器用于接收所述第三時鐘信號，在所述第三時鐘信號為第一狀態時導通，且接收并輸出所述初始化信號；

第一反向器，與所述正鎖存器連接，用于接收并輸出所述初始化信號，以完成對所述寄存器的初始化。

進一步地，所述狀態控制模塊包括：第二門控反相器和第三門控反相器；

所述第二門控反相器的反向控制端和所述第三門控反相器的正向控制端接收所述第一時鐘信號，所述第二門控反相器的正向控制端以及所述第三門控反相器的反向控制端接所述第一時鐘信號的反向信號，所述第二門控反相器的信號輸入端用于在所述第一時鐘信號為第一狀態時接收所述初始化信號，所述第三門控反相器的信號輸入端用于在所述第一時鐘信號為第二狀態時接收工作信號，所述第二門控反相器的信號輸出端和所述第三門控反相器的信號輸出端接所述負鎖存器。

進一步地，所述第二門控反相器包括：第一PMOS管、第二PMOS管、第一NMOS管以及第二NMOS管；