[發明專利]3D NAND檢測結構及其形成方法

有效

• 申請號: 201810270774.4
• 申請日: 2018-03-29
• 公開（公告）號: CN108511358B
• 公開（公告）日: 2019-03-29
• 發明（設計）人: 肖莉紅;胡禺石;孫堅華;戴曉望;張勇;李思晢;沈淼;郭美瀾;湯召輝;周玉婷
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 董琳

本發明涉及一種3D NAND測試結構及其形成方法，該形成方法包括：提供半導體襯底，半導體襯底表面形成有堆疊結構介質層，所述堆疊結構由犧牲層和隔離層堆疊而成，包括核心區域和圍繞所述核心區域的階梯區域，所述介質層覆蓋所述堆疊結構；形成貫穿所述核心區域至半導體襯底表面的共源極溝槽；沿所述共源極溝槽去除所述犧牲層，在隔離層之間形成開口；形成填充滿所述開口的控制柵極以及覆蓋共源極溝槽側壁與控制柵極連接的導電側墻。上述方法形成的3D NAND測試結構通過共源極溝槽側壁的導電側墻，將所有控制柵極之間短路連接，從而僅通過與頂層控制柵連接的金屬插塞就可以對所有存儲單元進行測試。

技術領域

本發明涉及半導體技術領域，尤其涉及一種3D NAND檢測結構及其形成方法。

背景技術

隨著3D NAND技術的不斷發展，3D NAND的存儲結構已超過64層，存儲陣列芯片和外圍CMOS電路芯片同時并行開發有助于進一步提高開發效率。即便不同代的存儲陣列芯片也可以共享相似的CMOS電路芯片以獲得更高的存儲容量和存儲單元密度。

除了與工藝相關的基礎研究之外，在技術節點達到更高一代的情況下，如何快速進行讀取測試非常重要。目前，3D NAND存儲器的讀取檢測過程主要分為三個階段：第一階段是通過半人工的納米探針讀取存儲單元的開關電流；第二階段是通過晶圓電性參數測試的測試圖形進行存儲單元功能的檢測；第三階段是獲取區塊功能和產率檢測。

現有的3D NAND檢測過程較慢，因此，需要設計一種3D NAND檢測結構，實現快速檢測。

發明內容

本發明所要解決的技術問題是，提供一種3D NAND檢測結構及其形成方法，以實現對3D NAND的早期快速檢測。

為解決上述問題，本發明提出一種3D NAND檢測結構的形成方法，包括：提供半導體襯底，所述半導體襯底表面形成有堆疊結構和圍繞所述堆疊結構的介質層，所述堆疊結構由犧牲層和隔離層交替堆疊而成，包括核心區域和圍繞所述核心區域的階梯區域，所述介質層覆蓋所述堆疊結構；形成貫穿所述核心區域至所述半導體襯底表面的共源極溝槽；沿所述共源極溝槽去除所述犧牲層，在所述隔離層之間形成開口；形成填充滿所述開口的控制柵極以及覆蓋所述共源極溝槽側壁與所述控制柵極連接的導電側墻。

可選的，所述控制柵極及導電側墻的形成方法包括：在所述開口及所述共源極溝槽內壁表面沉積柵極材料，在所述開口內形成控制柵極，在所述共源極溝槽內壁表面形成柵極材料層；刻蝕去除位于所述共源極溝槽底部表面的柵極材料，形成覆蓋所述共源極溝槽側壁的導電側墻。

可選的，所述導電側墻的厚度范圍為5nm～50nm。

可選的，刻蝕去除位于共源極溝槽底部表面的柵極材料的方法包括：采用濕法刻蝕工藝刻蝕所述共源極溝槽內壁表面的柵極材料層，然后采用各向異性干法刻蝕工藝進一步去除所述共源極溝槽底部殘留的柵極材料。

可選的，所述柵極材料為低氟鎢。

可選的，還包括在濕法刻蝕工藝刻蝕所述共源極溝槽內壁表面的柵極材料層之后，進行脫氣處理，以去除所述柵極材料中的F。

可選的，所述半導體襯底表面還形成有位于所述堆疊結構外圍的外圍電路，所述外圍電路被所述介質層覆蓋；所述3D NAND檢測結構的形成方法還包括：同時形成貫穿所述介質層至外圍電路接觸區域的外圍電路導電接觸以及貫穿所述介質層至頂層控制柵極的控制柵極導電接觸。

可選的，所述堆疊結構內具有貫穿所述核心區域至半導體襯底的存儲串；所述3DNAND檢測結構的形成方法還包括：在所述導電側墻表面形成絕緣側墻，填充所述共源極溝槽形成共源極；形成覆蓋所述介質層的層間介質層；在所述層間介質層內形成分別與所述外圍電路導電接觸、控制柵極導電接觸、存儲串和共源極接觸的導電通孔，用于進行納米探針測試。