[發明專利]半導體結構的集成

有效

• 申請號: 201810264539.6
• 申請日: 2018-03-28
• 公開（公告）號: CN108695252B
• 公開（公告）日: 2022-11-25
• 發明（設計）人: K·沃斯汀
• 申請（專利權）人: IMEC非營利協會
• 主分類號: H01L21/8232
• 分類號: H01L21/8232;H01L29/26
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 楊潔;蔡悅

在第一方面，本發明涉及用于在半導體器件中將Si_1?xGe_x結構(200)與Si_1?x’Ge_x’結構(110)共同集成的方法，包括：a.提供包括多個Si_1?xGe_x結構(200)的器件，其中0≤x1，b.在Si_1?xGe_x結構(200)的子集上沉積GeO₂層(250)，以及c.以足夠高的溫度加熱至少Si_1?xGe_x結構(200)的子集并且達足夠長的時間，以將Si_1?xGe_x結構(200)的子集變換為Si_1?x’Ge_x’結構(110)的子集，其中x’x。

技術領域

本發明涉及半導體器件，并且尤其涉及在這種器件中具有不同化學性質的半導體結構的集成。

背景技術

在半導體器件的制造中，將包括不同的半導體材料(諸如不同的溝道材料)的半導體結構共同集成可能是有用的。然而，這種共同集成通常難以實現。例如，第一個問題可能是歸因于第一半導體材料在不同半導體材料上的外延生長方面的困難。另一個問題也可能是器件布局的增加的復雜性及其對幾個模塊的影響，例如，對于不同的溝道材料可能需要分開的內側壁模塊，并且做這些通常并不是簡單的事情。另一個問題還可能是不同半導體材料之間的垂直未對準，例如，在其中Si和SiGe層的交替堆疊被形成的情況下，在該情況中，交替地Si和SiGe相對于彼此選擇性地被蝕刻，其余的Si和SiGe結構將相對于彼此垂直移位。

US9257450B2描述了一種方法，該方法用于形成第一和第二半導體材料的交替層的堆疊，從堆疊中形成鰭，并選擇性地將第二半導體材料的側壁部分從鰭中移除，以在其中定義凹槽。一種可能的用于集成具有不同化學性質的半導體結構的方法被進一步公開為在襯底上的不同區域中形成包括不同的第一和第二半導體材料的不同的交替層堆疊；然而，在襯底上形成這種不同的堆疊通常并不簡單。這一點在期望緊密集成不同的材料，需要形成小尺寸的緊密堆積的堆疊時尤其如此。

因此，在技術上仍然需要改進一些或所有這些問題的方法和器件。

發明內容

本發明的目的是提供用于集成不同化學性質的半導體結構的良好方法和器件。

本發明的各實施例的優點是，集成半導體結構在化學成分上不同，從而使不同的子器件能夠被區別地調整(例如，針對n-和p-器件使用不同的材料)。

本發明的各實施例的優點是，不同半導體結構的化學成分可以很容易地在很少或沒有集成問題的情況下被獨立調整。

本發明的各實施例的優點是，它們允許在CMOS器件中將Si(或Si_1-xGe_x，其中0≤x1)溝道與Ge(或Si_1-x’Ge_x’，其中xx’≤1)溝道共同集成。

本發明的各實施例的優點是，在同一半導體器件內的不同子器件中的對應半導體結構之間沒有垂直位移。以上目的通過根據本發明的方法和設備來實現。

在第一方面，本發明涉及用于在半導體器件中將Si_1-xGe_x結構與Si_1-x’Ge_x’結構集成的方法，包括：

a.提供包括多個Si_1-xGe_x結構的器件，其中0≤x1，

b.在Si_1-xGe_x結構的子集上沉積GeO₂層，以及