[發(fā)明專利]存儲(chǔ)器管理方法與存儲(chǔ)控制器

有效

• 申請(qǐng)?zhí)枺?/td>: 201810263501.7
• 申請(qǐng)日: 2018-03-28
• 公開（公告）號(hào): CN110322913B
• 公開（公告）日: 2021-05-25
• 發(fā)明（設(shè)計(jì)）人: 蕭又華;楊顗民
• 申請(qǐng)（專利權(quán)）人: 深圳大心電子科技有限公司
• 主分類號(hào): G11C8/08
• 分類號(hào): G11C8/08;G11C16/08
• 代理公司: 深圳壹舟知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44331
• 代理人: 寇闖

本發(fā)明提出一種存儲(chǔ)器管理方法與存儲(chǔ)控制器。所述存儲(chǔ)器管理方法包括：將第一區(qū)塊的多個(gè)字線分成多個(gè)字線群組，并為每一字線群組記錄一特征值；當(dāng)讀取第一字線群組時(shí)，累加第二字線群組及第三字線群組的特征值，其中第二字線群組及第三字線群組直接相鄰于第一字線群組；以及當(dāng)?shù)诙志€群組的特征值大于第一門檻值時(shí)，以第一最佳讀取電壓組來(lái)讀取第二字線群組，其中第一最佳讀取電壓組與對(duì)應(yīng)第二字線群組的預(yù)設(shè)讀取電壓組不同。

技術(shù)領(lǐng)域

本發(fā)明涉及一種存儲(chǔ)器管理方法與存儲(chǔ)控制器，尤其涉及一種能減少讀取擾動(dòng)(read disturb)錯(cuò)誤的存儲(chǔ)器管理方法與存儲(chǔ)控制器。

背景技術(shù)

在反及閘快閃存儲(chǔ)器(NAND flash)中，存在讀取擾動(dòng)的效應(yīng)。簡(jiǎn)單來(lái)說(shuō)，從一個(gè)反及閘快閃存儲(chǔ)器陣列的電路圖可看出，即使只有讀取某一個(gè)頁(yè)面，在與此讀取頁(yè)面處于同一條電壓線連接的相鄰頁(yè)面都會(huì)被干擾。在累積一定數(shù)量的讀取次數(shù)之后，會(huì)開始產(chǎn)生無(wú)法通過(guò)錯(cuò)誤修正碼來(lái)進(jìn)行修正的錯(cuò)誤。

為了解決讀取擾動(dòng)的問(wèn)題，一般會(huì)記錄區(qū)塊的讀取計(jì)數(shù)值(counter)并當(dāng)區(qū)塊的讀取計(jì)數(shù)值大于預(yù)先決定值時(shí)將此區(qū)塊的數(shù)據(jù)搬移到其他區(qū)塊。這會(huì)造成過(guò)多的區(qū)塊數(shù)據(jù)搬移操作。因此，如何更有效率地解決讀取擾動(dòng)的問(wèn)題，是本領(lǐng)域技術(shù)人員應(yīng)該致力的目標(biāo)。

發(fā)明內(nèi)容

本發(fā)明提供一種存儲(chǔ)器管理方法與存儲(chǔ)控制器，能夠更有效率地解決讀取擾動(dòng)的問(wèn)題并減少讀取擾動(dòng)錯(cuò)誤。

本發(fā)明提出一種存儲(chǔ)器管理方法，適用于控制配置有可復(fù)寫式非易失性存儲(chǔ)器模塊的存儲(chǔ)裝置。存儲(chǔ)裝置通過(guò)存儲(chǔ)控制器來(lái)控制。可復(fù)寫式非易失性存儲(chǔ)器模塊包括多個(gè)區(qū)塊。每一區(qū)塊包括多個(gè)字線。每一字線由多個(gè)存儲(chǔ)單元構(gòu)成。上述區(qū)塊包括第一區(qū)塊。存儲(chǔ)器管理方法包括：通過(guò)存儲(chǔ)控制器將第一區(qū)塊的字線分成多個(gè)字線群組，并為每一字線群組記錄特征值。當(dāng)存儲(chǔ)控制器讀取字線群組中的第一字線群組時(shí)，存儲(chǔ)控制器累加字線群組中的第二字線群組及第三字線群組的特征值，其中第二字線群組及第三字線群組直接相鄰于第一字線群組。當(dāng)?shù)诙志€群組的特征值大于第一門檻值時(shí)，存儲(chǔ)控制器指示以第一最佳讀取電壓組來(lái)讀取第二字線群組，其中第一最佳讀取電壓組與對(duì)應(yīng)第二字線群組的預(yù)設(shè)讀取電壓組不同。

本發(fā)明提出一種存儲(chǔ)控制器，適用于控制配置有可復(fù)寫式非易失性存儲(chǔ)器模塊的存儲(chǔ)裝置。可復(fù)寫式非易失性存儲(chǔ)器模塊包括多個(gè)區(qū)塊。每一區(qū)塊包括多個(gè)字線。每一字線由多個(gè)存儲(chǔ)單元構(gòu)成。上述區(qū)塊包括第一區(qū)塊。存儲(chǔ)控制器包括：連接接口電路，耦接到主機(jī)系統(tǒng)；存儲(chǔ)器接口控制電路，耦接到可復(fù)寫式非易失性存儲(chǔ)器模塊；以及處理器，耦接到連接接口電路及存儲(chǔ)器接口控制電路。其中處理器將第一區(qū)塊的字線分成多個(gè)字線群組，并為每一字線群組記錄特征值。當(dāng)處理器讀取字線群組中的第一字線群組時(shí)，處理器累加字線群組中的第二字線群組及第三字線群組的特征值，其中第二字線群組及第三字線群組直接相鄰于第一字線群組。當(dāng)?shù)诙志€群組的特征值大于第一門檻值時(shí)，處理器指示以第一最佳讀取電壓組來(lái)讀取第二字線群組，其中第一最佳讀取電壓組與對(duì)應(yīng)第二字線群組的預(yù)設(shè)讀取電壓組不同。

基于上述，本發(fā)明的存儲(chǔ)器管理方法與存儲(chǔ)控制器會(huì)將一個(gè)區(qū)塊的字線分成多個(gè)字線群組并為每個(gè)字線群組記錄一個(gè)特征值。當(dāng)其中一個(gè)字線群組被讀取時(shí)，與被讀取的字線群組直接相鄰的字線群組的特征值會(huì)被壘加。當(dāng)一個(gè)字線群組的特征值大于門檻值時(shí)，則存儲(chǔ)控制器會(huì)指示以與預(yù)設(shè)讀取電壓組不同的最佳讀取電壓組來(lái)讀取特征值大于門檻值的字線群組，以減少讀取擾動(dòng)產(chǎn)生的錯(cuò)誤。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。

附圖說(shuō)明

圖1為根據(jù)本發(fā)明的一實(shí)施例所示出的主機(jī)系統(tǒng)及存儲(chǔ)裝置的方塊示意圖。

圖2為根據(jù)本發(fā)明的一實(shí)施例所示出的三維的實(shí)體區(qū)塊的多個(gè)字線的示意圖。

圖3為根據(jù)本發(fā)明一實(shí)施例的存儲(chǔ)器管理方法的流程圖。

附圖標(biāo)記說(shuō)明

10：主機(jī)系統(tǒng)；