[發(fā)明專利]一種觸發(fā)器及集成電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201810260366.0
• 申請(qǐng)日: 2018-03-27
• 公開(kāi)（公告）號(hào): CN110311659B
• 公開(kāi)（公告）日: 2021-02-12
• 發(fā)明（設(shè)計(jì)）人: 季秉武;趙坦夫;周云明;樊敏;李志彥;王云鵬
• 申請(qǐng)（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號(hào): H03K3/356
• 分類號(hào): H03K3/356
• 代理公司: 北京同達(dá)信恒知識(shí)產(chǎn)權(quán)代理有限公司 11291
• 代理人: 馮艷蓮

一種觸發(fā)器及集成電路，用以減小觸發(fā)器出現(xiàn)亞穩(wěn)態(tài)現(xiàn)象的概率。觸發(fā)器包括：第一鎖存器、第二鎖存器、延遲單元、檢測(cè)單元、切換單元和第三鎖存器；延遲單元用于將第一時(shí)鐘信號(hào)延遲后輸出第二時(shí)鐘信號(hào)；第一鎖存器用于根據(jù)第二時(shí)鐘信號(hào)對(duì)數(shù)據(jù)信號(hào)進(jìn)行鎖存或輸出；第二鎖存器用于根據(jù)第一時(shí)鐘信號(hào)對(duì)數(shù)據(jù)信號(hào)進(jìn)行鎖存或輸出；檢測(cè)單用于檢測(cè)第一鎖存器或第二鎖存器是否處于亞穩(wěn)態(tài)，并基于檢測(cè)結(jié)果向切換單元輸出控制信號(hào)；切換單元用于根據(jù)控制信號(hào)，選擇輸出第一鎖存器的輸出信號(hào)或第二鎖存器的輸出信號(hào)；第三鎖存器用于對(duì)切換單元的輸出信號(hào)進(jìn)行鎖存或輸出。

技術(shù)領(lǐng)域

本申請(qǐng)涉及電子技術(shù)領(lǐng)域，尤其涉及一種觸發(fā)器及集成電路。

背景技術(shù)

觸發(fā)器是一種具有記憶功能的信息存儲(chǔ)器件，是構(gòu)成多種時(shí)序電路的基本邏輯單元。

圖1示出了一種D觸發(fā)器(D type flip-flop，DFF)。其中，din表示輸入的數(shù)據(jù)信號(hào)，clk表示輸入的時(shí)鐘信號(hào)，dout表示輸出信號(hào)，rst表示復(fù)位信號(hào)。圖1所示的D觸發(fā)器為一種上升沿觸發(fā)的D觸發(fā)器，時(shí)鐘信號(hào)的上升沿會(huì)觸發(fā)該D觸發(fā)器鎖存輸入信號(hào)的電平狀態(tài)，然后通過(guò)Q管腳輸出鎖存的電平。

現(xiàn)有技術(shù)中，針對(duì)圖1所示的D觸發(fā)器，在時(shí)鐘信號(hào)的上升沿附近定義了一個(gè)時(shí)間窗口，原則上規(guī)定，在該時(shí)間窗口內(nèi)輸入的數(shù)據(jù)信號(hào)din不應(yīng)發(fā)生電平翻轉(zhuǎn)。若在該時(shí)間窗口上din發(fā)生了電平翻轉(zhuǎn)，可能會(huì)導(dǎo)致D觸發(fā)器內(nèi)的某些節(jié)點(diǎn)無(wú)法穩(wěn)定在邏輯0或邏輯1的電平狀態(tài)，從而導(dǎo)致輸出信號(hào)dout在該時(shí)鐘信號(hào)的上升沿之后的一段時(shí)間內(nèi)處于不確定的狀態(tài)，即亞穩(wěn)態(tài)。其中，輸出信號(hào)dout處于不確定狀態(tài)的這段時(shí)間稱為決斷時(shí)間(resolutiontime)。經(jīng)過(guò)決斷時(shí)間之后，輸出信號(hào)dout會(huì)隨機(jī)地穩(wěn)定在0或1上。

示例性地，如圖2所示，為一種D觸發(fā)器的輸入輸出信號(hào)的時(shí)序圖。其中，輸入的數(shù)據(jù)信號(hào)din在定義的時(shí)間窗口內(nèi)發(fā)生電平翻轉(zhuǎn)，輸出信號(hào)dout在一段時(shí)間(Tmet)內(nèi)徘徊在邏輯0和邏輯1之間的中間電平狀態(tài)，最終穩(wěn)定在邏輯1上。

當(dāng)D觸發(fā)器出現(xiàn)亞穩(wěn)態(tài)現(xiàn)象后，由于輸出信號(hào)最終隨機(jī)地穩(wěn)定在邏輯0或邏輯1上，因而會(huì)造成輸出信號(hào)的邏輯誤判。此外，輸出信號(hào)在決斷時(shí)間內(nèi)的不確定狀態(tài)還會(huì)導(dǎo)致下一級(jí)電路產(chǎn)生亞穩(wěn)態(tài)，影響整個(gè)系統(tǒng)的正常工作。

因此，現(xiàn)有技術(shù)提供的觸發(fā)器會(huì)出現(xiàn)亞穩(wěn)態(tài)現(xiàn)象，從而導(dǎo)致邏輯誤判、系統(tǒng)無(wú)法正常工作的問(wèn)題。

發(fā)明內(nèi)容

本申請(qǐng)實(shí)施例提供一種觸發(fā)器及集成電路，用以減小觸發(fā)器出現(xiàn)亞穩(wěn)態(tài)現(xiàn)象的概率，避免觸發(fā)器的輸出信號(hào)出現(xiàn)邏輯誤判、影響系統(tǒng)正常工作。

第一方面，本申請(qǐng)實(shí)施例提供一種觸發(fā)器，用于在第一時(shí)鐘信號(hào)的控制下對(duì)輸入的數(shù)據(jù)信號(hào)進(jìn)行鎖存和輸出，該觸發(fā)器包括包括：第一鎖存器、第二鎖存器、延遲單元、檢測(cè)單元、切換單元以及第三鎖存器。其中，

延遲單元，用于將第一時(shí)鐘信號(hào)延遲預(yù)設(shè)時(shí)間后得到并輸出第二時(shí)鐘信號(hào)。

第一鎖存器的時(shí)鐘信號(hào)輸入端與延遲單元連接，以接收第二時(shí)鐘信號(hào)；第一鎖存器用于根據(jù)第二時(shí)鐘信號(hào)，對(duì)數(shù)據(jù)信號(hào)進(jìn)行鎖存或輸出。

第二鎖存器用于根據(jù)第一時(shí)鐘信號(hào)，對(duì)數(shù)據(jù)信號(hào)進(jìn)行鎖存或輸出。

檢測(cè)單元用于檢測(cè)第一鎖存器或第二鎖存器是否處于亞穩(wěn)態(tài)，并基于檢測(cè)結(jié)果向切換單元發(fā)送控制信號(hào)。

切換單元用于根據(jù)控制信號(hào)，選擇輸出第一鎖存器的輸出信號(hào)或第二鎖存器的輸出信號(hào)。

第三鎖存器的數(shù)據(jù)輸入端與切換單元的輸出端連接，用于根據(jù)第一時(shí)鐘信號(hào)，對(duì)切換單元的輸出信號(hào)進(jìn)行鎖存或輸出。

其中，切換單元可通過(guò)具有兩路輸入信號(hào)的數(shù)據(jù)選擇器實(shí)現(xiàn)。