[發明專利]靈敏放大器電路

有效

• 申請號: 201810251692.5
• 申請日: 2018-03-26
• 公開（公告）號: CN108389597B
• 公開（公告）日: 2020-09-25
• 發明（設計）人: 劉芳芳;邵博聞
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

1.一種靈敏放大器電路，其特征在于：由四個PMOS晶體管、八個NMOS晶體管、兩個電容，兩個電阻、兩個壓控電流源和一個RS觸發器組成；

第一PMOS晶體管～第四PMOS晶體管的源極與電源電壓端VDD相連接，第一PMOS晶體管的柵極和漏極與第二PMOS晶體管的柵極、第一NMOS晶體管的漏極相連接，其連接的節點記為VE；第一NMOS晶體管的源極與第一壓控電流源的正端、第一電容的一端相連接，第一壓控電流源的負端和第一電容的另一端接地GND；第一NMOS晶體管的柵極輸入鉗位電壓Vlim；

第四PMOS晶體管的柵極和漏極與第三PMOS晶體管的柵極、第二NMOS晶體管的漏極相連接，第二NMOS晶體管的源極與第二壓控電流源的正端、第二電容的一端相連接，第二壓控電流源的負端和第二電容的另一端接地GND，第二NMOS晶體管的柵極輸入鉗位電壓Vlim；

第二PMOS晶體管的漏極與第七NMOS晶體管的漏極、第三NMOS晶體管的漏極和第一電阻的一端相連接，其連接的節點記為VD0；

第三PMOS晶體管的漏極與第八NMOS晶體管的源極、第四NMOS晶體管的漏極和第二電阻的一端相連接，其連接的節點記為VD1；

第七NMOS晶體管的源極與第一電阻的另一端、第五NMOS晶體管的漏極、第四NMOS晶體管的柵極相連接，第五NMOS晶體管的源極與第八NMOS晶體管的漏極、第二電阻的另一端、第三NMOS晶體管的柵極相連接；第七NMOS晶體管的柵極和第八NMOS晶體管的柵極輸入反準備信號PREB，第五NMOS晶體管的柵極輸入準備信號PRE；

第三NMOS晶體管的源極與第四NMOS晶體管的源極、第六NMOS晶體管的漏極相連接，第六NMOS晶體管的源極接地，第六NMOS晶體管的柵極輸入讀信號READ；

節點VD0與RS觸發器的R輸入端相連接，節點VD1與RS觸發器的S輸入端相連接，RS觸發器的輸出端SOUT作為電路的輸出端。

2.如權利要求1所述的電路，其特征在于：準備信號PRE置高，反準備信號PREB信號置低，第八NMOS晶體管和第七NMOS晶體管關閉，第五NMOS晶體管打開，節點VD0和VD1在第一電阻和第二電阻的作用下會產生壓差Vd＝(Iref-Icell)*(R0+R1)；其中，R0表示第一電阻，R1表示第二電阻，“*”表示乘號，Iref為從第二PMOS晶體管的漏極流出，進入節點VD0的電流，Icell為從第三PMOS晶體管的漏極流出，進入節點VD1的電流；

當準備信號PRE置低，反準備信號PREB置高，第八NMOS晶體管和第七NMOS晶體管打開，第五NMOS晶體管關閉，節點VD0和VD1在由第三NMOS晶體管～第八NMOS晶體管以及第一電阻和第二電阻構成的鎖存電路作用下出現壓差，并隨時間增大。