[發明專利]一種利用憶阻器進行非易失性復雜運算的方法

有效

• 申請號: 201810250070.0
• 申請日: 2018-03-26
• 公開（公告）號: CN110362291B
• 公開（公告）日: 2021-03-23
• 發明（設計）人: 楊玉超;李景縣;黃如
• 申請（專利權）人: 北京大學
• 主分類號: G06F7/483
• 分類號: G06F7/483
• 代理公司: 北京萬象新悅知識產權代理有限公司 11360
• 代理人: 黃鳳茹

1.一種利用憶阻器進行非易失性復雜運算的方法，包括如下步驟：

S1、針對憶阻器設定邏輯狀態的含義；

當憶阻器兩端電壓作為邏輯輸入時，將可使器件發生轉變的電壓脈沖設定為1；將接近于0的電壓設定為0；

當憶阻器狀態對應邏輯狀態時，憶阻器處于低電阻狀態表示邏輯狀態為1；憶阻器處于高電阻狀態表示邏輯狀態為0；

S2、設置憶阻器的器件結構；

采用交叉陣列結構的器件，字線代表頂電極；位線代表底電極；垂直方向上，頂電極與底電極之間夾著一層阻變層；字線和位線的每一個交點均為一個憶阻器；同一條字線上的憶阻器具有相同的頂電極電位；同一條位線上的憶阻器具有相同的底電極電位；

S3、利用憶阻器實現復雜運算；

設置利用憶阻器進行布爾邏輯運算的兩種方式，針對兩種方式進行配置實現非易失性復雜運算；

所述兩種方式分別是：將憶阻器的電壓值作為邏輯輸入進行布爾邏輯運算和將憶阻器器件狀態作為邏輯輸入進行布爾邏輯運算；

憶阻器布爾邏輯運算方式一：將憶阻器的電壓值作為邏輯輸入，輸出為憶阻器器件的阻態，實現邏輯AND操作和邏輯OR操作；具體是：

將憶阻器器件兩端電壓作為邏輯輸入，利用兩端電壓差引起器件阻變實現布爾邏輯；

當憶阻器器件初始態是1時，通過在字線不斷加輸入變量，同時保持位線高電壓，輸出器件的阻態，由此實現AND操作；當憶阻器器件初始態為0時，通過位線接地實現OR操作；利用同一位線的憶阻器器件可并行實現邏輯操作；

憶阻器布爾邏輯運算方式二：將憶阻器器件狀態作為邏輯輸入，輸出為憶阻器器件的阻態，實現邏輯NOR操作、邏輯NOT操作、邏輯OR操作。

2.如權利要求1所述的利用憶阻器進行非易失性復雜運算的方法，其特征是，先采用憶阻器布爾邏輯運算方式一，在同一位線的憶阻器器件中并行實現邏輯AND和邏輯OR操作；然后將憶阻器器件的狀態作為輸入，采用憶阻器布爾邏輯運算方式二，通過憶阻器器件阻態之間的相互作用實現邏輯NOR、OR、NOT操作，由此實現利用憶阻器進行非易失性復雜運算。

3.如權利要求1所述的利用憶阻器進行非易失性復雜運算的方法，其特征是，所述憶阻器布爾邏輯運算方式二具體將憶阻器器件的高低阻態作為邏輯的輸入，利用憶阻器器件阻態的相互作用實現布爾邏輯，用憶阻器器件的阻態表示輸出；

通過在輸入的兩個憶阻器器件的字線上施加V/2，輸出器件的原始狀態為0，在輸出器件字線上施加大電壓脈沖V，在兩個輸入器件的字線上施加V/2，并保持位線接上電阻之后接地，電阻阻值在憶阻器高低阻態之間，由此實現NOR的邏輯操作；

通過在輸入的一個憶阻器器件的字線上施加V/2，輸出器件的狀態原始狀態為0，在輸出器件字線上施加V，并保持位線接上電阻之后接地，由此實現NOT的邏輯操作；

通過將輸入的兩個憶阻器器件的字線接地，輸出器件的狀態原始狀態為0，在輸出器件字線上施加V，并使位線接上電阻之后施加V/2，由此實現OR的邏輯操作。

4.一種用于進行權利要求1所述的非易失性復雜運算的憶阻器，其特征是，采用交叉陣列結構；包括頂電極、底電極；垂直方向上頂電極與底電極之間夾著一層阻變層；字線代表頂電極；位線代表底電極；字線和位線的每一個交點均為一個憶阻器；同一條字線上的憶阻器具有相同的頂電極電位；同一條位線上的憶阻器具有相同的底電極電位；所述頂電極和底電極由金屬材料通過CMOS工藝實現；在憶阻器器件兩端施加脈沖電壓可使得器件在高阻態和低阻態之間發生轉變。

5.如權利要求4所述的憶阻器，其特征是，憶阻器的頂電極、底電極采用的金屬材料為Ti、Al、Au、W、Cu、Pt和TiN中的一種或多種；電極材料的厚度為20nm～200nm。

6.如權利要求4所述的憶阻器，其特征是，憶阻器的阻變層的材料采用SiO₂、TiO₂、Al₂O₃、TaO_x、HfO_x或SrTiO₃，厚度為5nm～100nm；或采用有機材料，厚度為30nm～500nm。

7.如權利要求6所述的憶阻器，其特征是，有機材料為parylene。