[發明專利]3D NAND存儲器及其形成方法

有效

• 申請號: 201810213627.3
• 申請日: 2018-03-15
• 公開（公告）號: CN108511453B
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 杜在凱;周文斌;張磊
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11529;H01L27/11578;H01L27/11573
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 董琳

本發明涉及一種3D NAND存儲器及其形成方法，該方法包括：提供襯底，所述襯底包括存儲區域和外圍電路區域；在所述外圍電路區域上形成外圍電路；形成覆蓋所述外圍電路及存儲區域的第一介質層；在所述外圍電路區域上方的第一介質層內形成延伸至外圍電路接觸區域的第一金屬插塞；在所述存儲區域上形成存儲結構；形成覆蓋所述存儲結構及第一介質層的第二介質層；在所述外圍電路區域上方的第二介質層內形成延伸至所述第一金屬插塞的第二金屬插塞。上述方法可以提高形成的3D NAND存儲器的性能。

技術領域

本發明涉及半導體技術領域，尤其涉及一種3D NAND存儲器及其形成方法。

背景技術

隨著平面型閃存存儲器的發展，半導體的生產工藝取得了巨大的進步。但是最近幾年，平面型閃存的發展遇到了各種挑戰：物理極限，現有顯影技術極限以及存儲電子密度極限等。在此背景下，為解決平面閃存遇到的困難以及追求更低的單位存儲單元的生產成本，各種不同的三維(3D)閃存存儲器結構應運而生，例如3D NAND閃存存儲器。3D NAND閃存存儲器是一種基于平面NAND閃存的新型產品，這種產品的主要特色是垂直堆疊了多層數據存儲單元，將平面結果轉化為立體結構，可打造出存儲容量比同類NAND技術高達數倍的存儲設備。該技術可支持在更小的空間內容納更高存儲容量，進而帶來很大程度的成本節約、能耗降低，以及大幅的性能提升以全面滿足眾多消費類移動設備和要求最嚴苛的企業部署的需求。

請參考圖1～7為現有技術中的3D NAND形成過程的結構示意圖。

圖1，在襯底10的外圍電路區域2上形成外圍電路，圖1中以在外圍電路區域2上形成晶體管20作為示意，并形成覆蓋所述外圍電路以及襯底10的存儲區域1的介質層21。其中，所述外圍電路區域2與存儲區域1之間通過隔離結構11進行隔離。

圖2，利用干法刻蝕工藝去除所述存儲區域1上方的介質層21，暴露出所述襯底的存儲區域1。

圖3，在所述存儲區域1上形成3D NAND存儲結構30，并沉積形成氧化層31。

圖4，在所述氧化層31表面形成圖形化光刻膠層40，定義外圍電路區域2上方的接觸孔區域。

圖5，刻蝕所述氧化層31和介質層21，形成接觸孔50。

圖6，在所述氧化層31表面形成圖形化光刻膠層60，暴露出外圍電路區域2上方的離子注入區域，對所述接觸孔50底部進行離子注入。

圖7，去除所述圖形化光刻膠層60之后，在所述接觸孔50內填充金屬層70，并覆蓋所述氧化層31。

在所述接觸孔50形成之后，進行離子注入，可以調節金屬層70與晶體管20的硅表面的接觸電阻。

但是，在傳統的3D NAND工藝中，由于最終氧化層31的厚度，取決于存儲區1薄膜沉積的高度，而由于3D NAND存儲結構30高度較大，存儲區1薄膜的高度遠大于外圍電路區域，這就導致外圍電路區域2的接觸孔50有著很大的深寬比。在離子注入前，定義離子注入區域的光刻形成光刻膠層60的過程中，大的深寬比使得部分光刻膠在顯影過程中陷入接觸孔50中不能正常去除。從而影響后續離子注入的效果，最終體現為器件工作時頻率變慢，從而影響存儲器件的存儲速度，而這對3D NAND這種高速存儲器件有著極為致命的影響。

因此，需要一種新的3D NAND存儲器及其形成方法，以解決上述問題。

發明內容

本發明所要解決的技術問題是，提供一種3D NAND存儲器及其形成方法，以提高3DNAND存儲器的性能。