[發明專利]三維存儲器件及在其溝道孔中形成外延結構的方法

有效

• 申請號: 201810209330.X
• 申請日: 2018-03-14
• 公開（公告）號: CN108364954B
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 楊號號;呂震宇;陳俊;胡禺石;陶謙;董金文
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L27/11582;H01L27/1157;H01L27/11573;H01L27/11556;H01L27/11524;H01L27/11529
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 駱希聰

本發明涉及一種在三維存儲器件的溝道孔中形成外延結構的方法，包括以下步驟：提供半導體結構，所述半導體結構包括核心區和輔助區；使用針對所述核心區的第一光刻步驟在所述核心區形成溝道孔；在所述溝道孔的底部形成外延結構；以及使用針對所述輔助區的第二光刻步驟在所述輔助區中形成虛擬孔和/或溝槽。本發明僅在核心區的溝道孔內形成外延結構，而在輔助區的虛擬孔和/或溝槽中不形成外延結構，能夠解決形成外延結構帶來的漏電以及可靠性風險，同時簡化了工藝難度。

技術領域

本發明主要涉及半導體制造方法，尤其涉及一種在三維存儲器件的溝道孔中形成外延結構的方法，以及三維存儲器件。

背景技術

為了克服二維存儲器件的限制，業界已經研發了具有三維(3D)結構的存儲器件，通過將存儲器單元三維地布置在襯底之上來提高集成密度。

三維存儲器件典型地分為形成存儲單元的核心區和用于形成外圍結構的輔助區。在三維存儲器件，例如3D NAND閃存中，需要在核心區的溝道孔底部形成外延結構。在這一過程中，在一些輔助區，例如臺階區(Stair Step,SS)的虛擬孔(dummy hole)和穿過存儲陣列的接觸(TAC)區屏障(barrier)中的溝槽(Trench)底部也是開放的，因此會一并在例如虛擬孔(dummy hole)和溝槽底部形成外延結構。

這一工藝的缺點包括：

(1)需要兼顧不同區域的孔或溝槽中的外延結構，導致工藝難度加大。

(2)在虛擬孔和TAC屏障處形成的外延結構，如果質量不好，容易帶來可靠性以及漏電等問題。

發明內容

本發明提供一種在三維存儲器件的溝道孔中形成外延結構的方法，可以解決由于在輔助區域形成外延結構帶來的漏電以及可靠性風險等問題。

本發明為解決上述技術問題而采用的技術方案是一種在三維存儲器件的溝道孔中形成外延結構的方法，包括以下步驟：提供半導體結構，所述半導體結構包括核心區和輔助區；使用針對所述核心區的第一光刻步驟在所述核心區形成溝道孔；在所述溝道孔的底部形成外延結構；以及使用針對所述輔助區的第二光刻步驟在所述輔助區中形成虛擬孔和/或溝槽。

在本發明的一實施例中，在所述溝道孔的底部形成外延結構后還包括：在所述半導體結構上覆蓋硬掩模層。

在本發明的一實施例中，所述輔助區包括臺階區和/或穿過存儲陣列的接觸區。

在本發明的一實施例中，在所述溝道孔的底部形成外延結構時，所述虛擬孔和/或溝槽尚未形成。

在本發明的一實施例中，使用針對所述輔助區的第二光刻步驟在所述輔助區中形成虛擬孔和/或溝槽后還包括：在所述虛擬孔和/或溝槽中沉積氧化物以封閉所述虛擬孔和/或溝槽。

在本發明的一實施例中，所述虛擬孔和/或溝槽中的所述氧化物直接接觸所述半導體結構底層的襯底。

在本發明的一實施例中，形成所述外延結構的方法包括選擇性外延生長。

在本發明的一實施例中，所述第一光刻步驟和所述第二光刻步驟使用不同的光掩模。

本發明還提出另一種在三維存儲器件的溝道孔中形成外延結構的方法，包括以下步驟：提供半導體結構，所述半導體結構包括核心區和輔助區；使用針對所述輔助區的第一光刻步驟在所述輔助區中形成虛擬孔和/或溝槽；使用針對所述核心區的第二光刻步驟在所述核心區形成溝道孔；以及在所述溝道孔的底部形成外延結構。

在本發明的一實施例中，所述輔助區包括臺階區和/或穿過存儲陣列的接觸區。

在本發明的一實施例中，在所述溝道孔的底部形成外延結構時，所述虛擬孔和/或溝槽是封閉的。