[發明專利]一種嵌入式容錯系統及其容錯方法

有效

• 申請號: 201810208261.0
• 申請日: 2018-03-14
• 公開（公告）號: CN108363636B
• 公開（公告）日: 2022-04-19
• 發明（設計）人: 譚慶平;李盼盼;徐建軍;邵則銘;曾平;張南;孟憲凱;張浩宇;顏穎;謝勤政;周歆星;韓沛宇;沈桂竹
• 申請（專利權）人: 中國人民解放軍國防科技大學
• 主分類號: G06F11/07
• 分類號: G06F11/07;G06F11/20
• 代理公司: 重慶市信立達專利代理事務所(普通合伙) 50230
• 代理人: 包曉靜

本發明屬于計算機軟件技術領域，公開了一種嵌入式容錯系統及其容錯方法，嵌入式容錯系統設置有中央處理器，中央處理器通過焊接固定于電路集成主板的右側上方，磁性軌道通過焊接固定于電路集成主板的左側邊緣，第一專用系統通過螺絲固定于電路集成主板的磁性軌道內側，第二專用系統通過焊接固定于電路集成主板左側第一專用系統下方，磁性控制器通過卡槽安裝于磁性軌道內。本發明采用外部專用配置芯片，來控制故障恢復手段，避免了當第一專用系統或第二專用系統發生不可控故障時，無法進行自我轉換，保證了系統的穩定性和安全性，且在系統發生故障時在不停止系統工作狀態的情況下，即可實現備用系統的切換，工作效率高。

技術領域

本發明屬于計算機軟件技術領域，尤其涉及一種嵌入式容錯系統及其容錯方法。

背景技術

目前，嵌入式容錯系統應用范圍廣，廣泛應用于軍事、工業、通信、運輸、電子等眾多領域。發展前景巨大，基于此，所需嵌入式容錯系統要求愈加精確。目前所存在的容錯系統內部故障調解效率不高，系統穩定性能差。

綜上所述，現有技術存在的問題是：目前所存在的容錯系統大多為非嵌入式且容錯系統內部故障調解效率不高，系統穩定性能差。

發明內容

針對現有技術存在的問題，本發明提供了一種嵌入式容錯系統及其容錯方法。

本發明是這樣實現的，一種嵌入式容錯系統及其容錯方法，所述嵌入式容錯系統及其容錯方法設置有電路集成主板、中央處理器、散熱網罩、磁性軌道、第一專用系統、第二專用系統、磁性控制器、磁性感應板。

中央處理器通過焊接固定于電路集成主板的右側上方，散熱網罩通過螺絲固定于電路集成主板的右側下方，磁性軌道通過焊接固定于電路集成主板的左側邊緣，第一專用系統通過螺絲固定于電路集成主板的磁性軌道內側，第二專用系統通過焊接固定于電路集成主板左側第一專用系統下方，磁性控制器通過卡槽安裝于磁性軌道內，磁性感應板通過焊接位于第一專用系統和第二專用系統上。

進一步，第一專用系統和第二專用系統均包括：同步軟件模塊、故障管理模塊、客戶虛擬機模塊；

嵌入式容錯系統運行時，第一專用系統和第二專用系統的同步軟件模塊、故障管理模塊、客戶虛擬機模塊都運行在虛擬化內核上，分別對應虛擬化內核上的同步軟件進程、故障管理進程、客戶虛擬機；

客戶虛擬機用于實現應用程序的運行；第一專用系統的客戶虛擬機處于運行狀態，第二專用系統的客戶虛擬機處于同步運行但不可被訪問管理狀態。

本發明的另一目的在于提供一種嵌入式容錯方法，所述嵌入式容錯方法包括以下步驟：

(1)通過中央處理器檢測第一專用系統和第二專用系統程序狀態，根據檢測結果確定是否進行系統切換；

所述中央處理器的信噪比估計方法包括以下步驟：

步驟一，測量信號由N個分量信號以及高斯白噪聲混合而成，求測量信號的歸一化四階累積量歸一六階累積量歸一八階累積量等 N+1個歸一化高階累積量；

步驟二，構建歸一化高階累積量方程組；

步驟三，遍歷出N個信號的調制類型組合，查表得到各個調制類型信號的歸一化高階累積量，代入方程組中的前N個方程，計算求得各分量信號所占總信號的功率比將結果代入第N+1個方程，篩選出正確的調制類型組合；

步驟四，得出正確的調制類型以及各分量信號所占總信號的功率比根據信噪比估計公式估計信噪比；

(2)同步軟件進程用于預設虛擬內存同步的觸發條件，當觸發條件發生時，通過中央處理器暫停第一專用系統的客戶虛擬機運行，并對第二專用系統的客戶虛擬機進行同步；