[發(fā)明專利]芯片封裝結(jié)構(gòu)及其制造方法

在審

• 申請?zhí)枺?/td>: 201810163668.6
• 申請日: 2018-02-27
• 公開（公告）號: CN109860122A
• 公開（公告）日: 2019-06-07
• 發(fā)明（設計）人: 侯博凱
• 申請（專利權(quán)）人: 南茂科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205
• 代理人: 馬雯雯;臧建明

1.一種芯片封裝結(jié)構(gòu)，其特征在于，包括：

絕緣層；

圖案化導電層，配置于所述絕緣層上；

芯片，配置于所述圖案化導電層上，其中所述芯片的主動表面朝向所述圖案化導電層，且電性接合于所述圖案化導電層；

封裝膠體，配置于所述絕緣層上，并包覆所述芯片與所述圖案化導電層；

多個導電柱，貫穿所述封裝膠體并電性連接所述圖案化導電層，且所述多個導電柱的每一個的其中一端面暴露于所述封裝膠體外；以及

連接層，配置于所述封裝膠體上，并覆蓋所述多個導電柱的每一個暴露于所述封裝膠體外的其中一端面，所述連接層包括多個接墊，且所述多個接墊分別電性連接所述多個導電柱。

2.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述封裝膠體暴露出所述芯片的背表面，且所述連接層覆蓋所述芯片的背表面。

3.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括：

增層線路，配置于所述連接層上，并電性連接所述多個接墊。

4.根據(jù)權(quán)利要求3所述的芯片封裝結(jié)構(gòu)，其特征在于，所述增層線路包括：

至少一介電層，配置于所述連接層上；

多個導電通孔，貫穿所述至少一介電層，并分別電性連所述多個接墊；以及

至少一圖案化線路層，配置于所述至少一介電層上，且電性連接所述多個導電通孔。

5.根據(jù)權(quán)利要求3所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括：

多個焊球，配置于所述增層線路上，且通過所述增層線路分別電性連接所述多個接墊。

6.一種芯片封裝結(jié)構(gòu)的制造方法，其特征在于，包括：

提供一基板；

形成一絕緣層于所述基板上，并形成一圖案化導電層于所述絕緣層上；

配置一芯片于所述圖案化導電層上，并使所述芯片的主動表面朝向所述圖案化導電層以電性接合于所述圖案化導電層；

形成多個導電柱于所述圖案化導電層上，并使所述多個導電柱分別電性連接所述圖案化導電層；

形成一封裝膠體于所述絕緣層上，使所述封裝膠體包覆所述芯片、所述圖案化導電層以及所述多個導電柱，并使所述多個導電柱的每一個的其中一端面暴露于所述封裝膠體外；

移除所述基板；

形成一連接層于所述封裝膠體上，所述連接層包括多個接墊，并使所述多個接墊分別電性連接所述多個導電柱。

7.根據(jù)權(quán)利要求6所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，還包括：

形成一增層線路于所述連接層上，并使所述增層線路電性連接于所述多個接墊。

8.根據(jù)權(quán)利要求7所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，還包括：

形成多個焊球于所述增層線路上，并使所述多個焊球通過所述增層線路分別電性連接所述多個接墊。

9.根據(jù)權(quán)利要求7所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，形成所述增層線路于所述連接層上的步驟包括：

形成至少一介電層于所述連接層上；

形成多個導電通孔于所述至少一介電層中，并使所述多個導電通孔分別電性連接所述多個接墊；以及

形成至少一圖案化線路層于所述至少一介電層上，并使所述至少一圖案化線路層電性連接所述多個導電通孔。

10.根據(jù)權(quán)利要求6所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，形成所述多個導電柱于所述圖案化導電層上的步驟包括：

形成一光阻層于所述絕緣層上，并使所述光阻層覆蓋所述芯片與所述圖案化導電層；

移除部分所述光阻層而形成多個通孔，且所述多個通孔暴露出所述圖案化導電層的至少部分；

分別形成所述多個導電柱于所述多個通孔內(nèi)；以及

移除所述光阻層。