[發(fā)明專利]高電壓半導(dǎo)體裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201810161000.8
• 申請(qǐng)日: 2018-02-26
• 公開（公告）號(hào): CN108987457B
• 公開（公告）日: 2023-03-21
• 發(fā)明（設(shè)計(jì)）人: 金寧培
• 申請(qǐng)（專利權(quán)）人: 啟方半導(dǎo)體有限公司
• 主分類號(hào): H01L29/06
• 分類號(hào): H01L29/06;H01L29/78
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 陳煒

本發(fā)明提供一種高電壓半導(dǎo)體裝置。所述高電壓半導(dǎo)體裝置包括第一區(qū)、第二區(qū)和互連區(qū)。第一區(qū)包括橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)裝置。LDMOS裝置包括：N型高濃度源極區(qū)；P型高濃度拾取區(qū)，其中，N型高濃度源極區(qū)和P型高濃度拾取區(qū)形成在P型第一主體區(qū)中；漏極區(qū)；P型掩埋摻雜層，形成在絕緣層的底表面下面。第二區(qū)包括：第二主體區(qū)；P型第一高摻雜區(qū)和P型第二高摻雜區(qū)，其中，P型第一高摻雜區(qū)和P型第二高摻雜區(qū)形成在第二主體區(qū)中；N型第三高摻雜區(qū)；第二掩埋摻雜區(qū)。互連區(qū)將第一區(qū)連接到第二區(qū)。

本申請(qǐng)要求于2017年5月31日提交到韓國(guó)知識(shí)產(chǎn)權(quán)局的第 10-2017-0067955號(hào)韓國(guó)專利申請(qǐng)的權(quán)益，該韓國(guó)專利申請(qǐng)的全部公開出于所有目的通過(guò)引用包含于此。

技術(shù)領(lǐng)域

本公開涉及一種高電壓半導(dǎo)體裝置。本公開也涉及一種用于阻止包括在高電壓半導(dǎo)體裝置中的低電壓區(qū)與高電壓區(qū)二者之間的漏電流以及用于約束可易于在高電壓區(qū)中發(fā)生的寄生晶體管的操作的高電壓半導(dǎo)體裝置。

背景技術(shù)

通常，互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)裝置的高電壓晶體管在高電壓下操作，并廣泛用于諸如非易失性存儲(chǔ)器裝置或易失性存儲(chǔ)器裝置的半導(dǎo)體裝置的操作電路。高電壓晶體管包括足夠厚以具有高電壓的擊穿電壓的柵極絕緣層。

作為針對(duì)高電壓的功率裝置的橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)晶體管具有諸如快切換速度、高輸入阻抗、低功耗以及與COMS處理的兼容性的一些優(yōu)勢(shì)。LDMOS晶體管廣泛用于諸如汽車的顯示驅(qū)動(dòng)集成電路、功率轉(zhuǎn)換器、電機(jī)控制器或電源的各種功率裝置。對(duì)于功率裝置，特定的導(dǎo)通電阻和擊穿電壓是對(duì)裝置的性能起主要影響的重要因素。

相反，低電壓晶體管是在低電壓下操作的裝置，并廣泛用于諸如邏輯裝置的半導(dǎo)體裝置的操作電路。由于低電壓晶體管在比較低的電壓下操作，因此低電壓晶體管它的柵極絕緣層的厚度比高電壓晶體管的柵極絕緣層的厚度薄。

典型地，對(duì)于以顯示驅(qū)動(dòng)集成電路或閃存聞名的非易失性半導(dǎo)體的制造，低電壓晶體管和高電壓晶體管二者必須形成在同一半導(dǎo)體基底中。針對(duì)每個(gè)半導(dǎo)體裝置所需的高電壓的電平被確定為從10伏特V至數(shù)十伏特，然而低電壓的電平為了高性能和減小的芯片尺寸而快速減小。出于這種原因，當(dāng)半導(dǎo)體裝置的高密度集成被實(shí)現(xiàn)時(shí)，高電壓需求與低電壓需求之間的差異變得更大。因此，在同一半導(dǎo)體基底中形成低電壓晶體管和高電壓晶體管變得更加困難。

具有大于或等于600V的電壓的高電壓半導(dǎo)體裝置可用于具有高電壓需求的電機(jī)驅(qū)動(dòng)或發(fā)光二極管照明。高電壓半導(dǎo)體裝置被劃分為高電壓區(qū)和低電壓區(qū)，并且可能有必要在高電壓區(qū)與低電壓區(qū)之間形成隔離區(qū)。具體地講，高電壓區(qū)使用具有低摻雜濃度的阱區(qū)，這可引起晶體管中的寄生損失，造成設(shè)計(jì)缺陷和在完成的產(chǎn)品操作時(shí)的錯(cuò)誤。

發(fā)明內(nèi)容

提供本發(fā)明內(nèi)容從而以簡(jiǎn)化的形式介紹構(gòu)思的選擇，其將在下面的具體實(shí)施方式中被進(jìn)一步描述。本發(fā)明內(nèi)容不意在確定所要求保護(hù)的主題的關(guān)鍵特征或必要特征，也不意在用于輔助確定所要求保護(hù)的主題的范圍。

在一個(gè)總體方面，一種高電壓半導(dǎo)體裝置包括包含第一區(qū)和第二區(qū)以及連接第一區(qū)和第二區(qū)的互連區(qū)的半導(dǎo)體基底。第一區(qū)包括：N型第一半導(dǎo)體區(qū)，形成在半導(dǎo)體基底上；N型漏極區(qū)，形成在N型第一半導(dǎo)體區(qū)中；P型第一主體區(qū)，形成在半導(dǎo)體基底上；N型源極區(qū)，形成在P型第一主體區(qū)中；柵電極，形成在N型源極區(qū)與N型漏極區(qū)之間。第二區(qū)包括：N型第二半導(dǎo)體區(qū)，形成在半導(dǎo)體基底上；P型第二主體區(qū)，形成在N型第二半導(dǎo)體區(qū)中。互連區(qū)形成在半導(dǎo)體基底的表面上并包括：第一絕緣層，形成在N型第一半導(dǎo)體區(qū)與N型第二半導(dǎo)體區(qū)之間；金屬互連部，形成在第一絕緣層上；隔離區(qū)，形成為直接接觸第一絕緣層。

隔離區(qū)可包括P型結(jié)隔離區(qū)。P型結(jié)隔離區(qū)可形成為與半導(dǎo)體基底一樣的導(dǎo)電性，并使用比半導(dǎo)體基底的摻雜濃度高的濃度被摻雜。

P型結(jié)隔離區(qū)可具有比半導(dǎo)體基底的濃度大2個(gè)數(shù)量級(jí)以上的濃度。