[發(fā)明專利]制造半導(dǎo)體裝置的方法與半導(dǎo)體存儲(chǔ)器裝置

在審

• 申請?zhí)枺?/td>: 201810147690.1
• 申請日: 2018-02-12
• 公開（公告）號: CN109950244A
• 公開（公告）日: 2019-06-28
• 發(fā)明（設(shè)計(jì)）人: 李建穎;李智雄;韓宗廷
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L27/11521;H01L27/11524
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

本發(fā)明提供了一種制造半導(dǎo)體裝置的方法與半導(dǎo)體存儲(chǔ)器裝置。其中，該方法涉及管理例如非易失性存儲(chǔ)器裝置的半導(dǎo)體裝置的柵極耦合的方法。所述方法包含：在半導(dǎo)體基底上提供導(dǎo)電層，導(dǎo)電層包含下部導(dǎo)電層及上部導(dǎo)電層，下部導(dǎo)電層包含第一材料且上部導(dǎo)電層包含具有不同于第一材料的至少一個(gè)特性的第二材料，在導(dǎo)電層上形成保護(hù)圖案，以及通過控制刻蝕工藝刻蝕穿過導(dǎo)電層以獲得單獨(dú)的分離的柵極，以使得第一材料在刻蝕工藝期間具有高于第二材料的刻蝕速率，柵極中的每一者包含上部柵極及下部柵極，下部柵極在刻蝕工藝之后具有小于上部柵極的寬度。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體器件技術(shù)領(lǐng)域，涉及一種制造半導(dǎo)體裝置的方法與半導(dǎo)體存儲(chǔ)器裝置。

背景技術(shù)

在制造例如非易失性存儲(chǔ)器裝置的存儲(chǔ)器裝置期間，刻蝕工藝可能在不同存儲(chǔ)器晶體管中引起有效場高度(effective field height，EFH)的變化，其會(huì)影響存儲(chǔ)器裝置的一個(gè)或多個(gè)特性，諸如柵極耦合率(gate coupling ratio，GCR)，且更影響存儲(chǔ)器裝置的性能。

發(fā)明內(nèi)容

本發(fā)明描述一種管理存儲(chǔ)器裝置或系統(tǒng)(例如非易失性存儲(chǔ)器裝置)的柵極耦合(例如晶體管中的浮置柵極與控制柵極之間的耦合)的方法，以及描述由此類方法所提供的存儲(chǔ)器裝置或系統(tǒng)。

本發(fā)明的一個(gè)實(shí)施例提供一種制造半導(dǎo)體裝置的方法，所述方法包含：在半導(dǎo)體基底上提供導(dǎo)電層，所述導(dǎo)電層包含下部導(dǎo)電層及上部導(dǎo)電層，所述下部導(dǎo)電層包含第一材料，且所述上部導(dǎo)電層包含具有不同于所述第一材料的至少一個(gè)特性的第二材料；在所述導(dǎo)電層上形成保護(hù)圖案；以及通過控制刻蝕工藝來刻蝕穿過所述導(dǎo)電層以獲得單獨(dú)的分離的柵極，以使得第一材料在刻蝕工藝期間具有高于第二材料的刻蝕速率，柵極中的每一者包含上部柵極及下部柵極，所述下部柵極在刻蝕工藝之后具有小于上部柵極的寬度。

下部柵極及上部柵極可具有相同的中心線。第一材料可具有小于第二材料的晶粒尺寸。在一些實(shí)例中，第一材料包含具有小于10nm的晶粒尺寸的多晶硅，且第二材料包含具有在10nm與50nm之間的范圍內(nèi)的晶粒尺寸的多晶硅。

在一些情況下，在半導(dǎo)體基底上提供導(dǎo)電層可包含在所述半導(dǎo)體基底上形成隧穿絕緣層。在一些情況下，在導(dǎo)電層上形成保護(hù)圖案包含使用自對準(zhǔn)雙重圖案化(self-aligned double patterning，SADP)技術(shù)。在一些情況下，在導(dǎo)電層上形成保護(hù)圖案包含：在導(dǎo)電層上形成一個(gè)或多個(gè)層作為硬掩膜；在所述一個(gè)或多個(gè)層上形成第二保護(hù)圖案；以及刻蝕穿過所述一個(gè)或多個(gè)層以獲得硬掩膜圖案作為導(dǎo)電層的保護(hù)圖案。

刻蝕工藝可為制造半導(dǎo)體裝置的淺溝道隔離(shallow trench isolatio，STI)刻蝕工藝的一部分。在一些情況下，控制刻蝕工藝可包含控制刻蝕氣體的流動(dòng)速率。在一些情況下，控制刻蝕導(dǎo)電層的刻蝕工藝包含刻蝕穿過所述導(dǎo)電層至半導(dǎo)體基底中以在相鄰柵極之間形成溝道。

所述方法可還包含在保護(hù)圖案上以及在溝道中形成隔離層。隔離層的材料可包含旋涂式介電(spin-on dielectric，SOD)材料。所述方法可還包含刻蝕隔離層以在單獨(dú)柵極的相鄰柵極之間獲得間隙，其中所述間隙中的至少一者具有在上部柵極的下部表面與單獨(dú)柵極中的一者的下部柵極之間的底部表面。

所述方法可還包含在間隙中的單獨(dú)的柵極及隔離層上形成介電層，其中單獨(dú)的柵極中的一者的下部柵極的側(cè)壁與所述介電層之間的空隙填充有隔離層。所述方法可還包含在所述介電層上形成第二導(dǎo)電層作為第二柵電極。