[發明專利]具有穿通模具過孔的多封裝集成電路組件

在審

• 申請號: 201810147171.5
• 申請日: 2018-02-12
• 公開（公告）號: CN108630674A
• 公開（公告）日: 2018-10-09
• 發明（設計）人: H·IL·金
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L25/10
• 分類號: H01L25/10;H01L25/18;H01L23/538;H01L21/98
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 林金朝;王英

一種多封裝集成電路組件可以包括具有第一封裝基底的第一電子封裝，所述第一封裝基底包括第一管芯側和第一接口側。第一管芯可以電耦合至第一管芯側。第二電子封裝可以包括具有第二管芯側和第二接口側的第二封裝基底。第二管芯可以電耦合至第二管芯側。金屬鍍敷孔可以被從第一封裝基底的接口側電耦合至第二封裝基底的接口側。公共基底可以附接至第一電子封裝。例如，所述公共基底可以位于第一電子封裝的與所述第一封裝基底相對的面上。所述公共基底通過所述第一封裝基底電耦合至所述第一管芯和所述第二管芯。

技術領域

本文總體上涉及但不限于集成電路組件，例如，包括多個電子封裝的集成電路組件。

背景技術

諸如包括兩個或更多電子封裝的集成電路組件之類的集成電路組件可以用于邏輯處理或存儲器存儲。電子封裝可以包括一個或多個管芯，例如硅管芯。例如，集成電路組件可以用于個人計算機、服務器、游戲控制臺、物聯網裝置以及其它電子裝置。數據中心和服務器市場尋求具有更高的性能和緊湊尺寸的集成電路組件。隨著計算需求的不斷提高，集成電路組件往往包括多個管芯。例如，集成電路組件可以包括通信耦合到一起的若干電子封裝。往往能夠對電子封裝進行疊置，以降低用于將集成電路組件耦合到印刷電路板或者電路封裝的基底的板空間的量。在另一個示例中，能夠在集成電路組件內一個疊一個地疊置多個管芯，以提供更高的處理和存儲能力。

疊置的電子封裝之間的電連接往往位于下方管芯的旁邊，例如，圍繞下方管芯的周界。上方電子封裝和下方電子封裝的電焊盤可以并專門配置用于疊置的布置。例如，上方電子封裝的接觸部可以被布置在對應于圍繞上方管芯的外周界的位置的區域中。相應地，上方電子封裝或下方電子封裝的基底可以包括大到足以容納管芯覆蓋區和電連接的尺寸。在一些情況下，所制造的電子封裝中的缺陷的代價可能隨著管芯或電子封裝的數量的增大而提高。例如，管芯或電子封裝之間的翹曲可能給在各種管芯和電子封裝之間形成電連接帶來困難。總體上需要滿足具有提高的性能和小尺寸的集成電路組件的要求并且同時降低產量損失的裝置、系統和方法。

附圖說明

在未必按比例繪制的附圖中，類似的附圖標記可以描述不同示圖中的類似部件。具有不同的字母下標的類似附圖標記可以表示類似部件的不同實例。附圖通過舉例的方式而非限定的方式總體上示出了本文中討論的各種實施例。

圖1示出了根據實施例的多封裝集成電路組件的示例。

圖2描繪了根據實施例的三維多封裝集成電路組件。

圖3示出了根據實施例的多封裝集成電路組件的基底的頂視圖的示例。

圖4A-圖4E描繪了根據實施例的制作多封裝集成電路組件的過程的示例。

圖5示出了根據本發明的一些實施例的系統級示圖。

具體實施方式

本申請涉及用于多封裝集成電路組件的裝置和技術，例如，所述多封裝集成電路組件是包括通過金屬鍍敷孔電耦合至第二電子封裝的第一電子封裝的多封裝集成電路組件。金屬鍍敷孔可以位于第一電子封裝的第一基底和第二電子封裝的第二基底之間，其中，第一基底和第二基底位于第一電子封裝的第一管芯和第二電子封裝的第二管芯之間。下文的具體實施方式和示例對文中公開的主題進行了例示；然而，所公開的主題不限于所提供的下述描述和示例。一些實施例的部分和特征可以包括在其它實施例的部分或特征中或者替代其它實施例的部分或特征。權利要求中闡述的實施例涵蓋這些權利要求的所有可得等價方案。