[發明專利]瞬態電壓抑制器及其制造方法

有效

• 申請號: 201810146592.6
• 申請日: 2018-02-12
• 公開（公告）號: CN108198811B
• 公開（公告）日: 2023-09-19
• 發明（設計）人: 周源;郭艷華;李明宇;張欣慰
• 申請（專利權）人: 北京燕東微電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;張靖琳

1.一種瞬態電壓抑制器，其中，包括：

第一摻雜類型的半導體襯底；

第一摻雜類型的外延層，設置于所述半導體襯底的第一表面之上；

第二摻雜類型的第一埋層和第一摻雜類型的第二埋層，所述第二摻雜類型與所述第一摻雜類型相反，所述第一埋層從所述半導體襯底的第一表面向所述半導體襯底內延伸，所述第一埋層的第一部分與所述第二埋層形成第一瞬態電壓抑制管，所述第一埋層的第二部分與所述半導體襯底形成第二瞬態電壓抑制管，所述第一埋層的第一部分和第二部分不互連；

多個隔離區，分別從所述外延層表面延伸至所述第一埋層或所述第二埋層內；

多個阱區，從所述外延層表面延伸至所述外延層內，

其中，所述第一埋層的第一部分與所述半導體襯底形成PN結，且所述第一埋層的第一部分與所述半導體襯底電相連以使所述PN結被短路，所述第一瞬態電壓抑制管和所述第二瞬態電壓抑制管分別連接在第一電極和第二電極之間，所述第二瞬態電壓抑制管的陰極經所述半導體襯底與所述第一瞬態電壓抑制管的陽極電相連。

2.根據權利要求1所述的瞬態電壓抑制器，其中，

所述半導體襯底、所述第一埋層和所述第二埋層、所述外延層、所述多個隔離區和所述多個阱區形成雙向瞬態電壓抑制電路，

所述雙向瞬態電壓抑制電路包括：

第一整流管和第二整流管，分別與所述第一瞬態電壓抑制管和所述第二瞬態電壓抑制管反向串聯在所述第一電極和所述第二電極之間；

所述第一瞬態電壓抑制管和所述第二瞬態電壓抑制管，所述第二瞬態電壓抑制管的陰極與所述第一瞬態電壓抑制管的陽極電相連以引出為所述第二電極，所述第一整流管的陽極與所述第二整流管的陰極電相連并引出為所述第一電極，

所述PN結連接在所述第二電極和所述第一瞬態電壓抑制管的陽極之間。

3.根據權利要求2所述的瞬態電壓抑制器，其中，所述多個隔離區包括：

第二摻雜類型的第一隔離區，包括第一部分和第二部分，所述第一隔離區的第一部分與所述第一埋層的第一部分相連以在所述外延層內限定出第一隔離島，所述第一隔離區的第二部分與所述第一埋層的第二部分相連以在所述外延層內限定出第二隔離島；

第一摻雜類型的第二隔離區，所述第二隔離區與所述第二埋層相連以在所述第一隔離島內限定出所述外延層的第三隔離島。

4.根據權利要求3所述的瞬態電壓抑制器，其中，所述多個阱區包括：

第二摻雜類型的第一阱區，位于所述第三隔離島內以與所述第三隔離島形成所述第一整流管；

第一摻雜類型的第二阱區，所述第二阱區的第一部分位于所述第二隔離島內并作為所述第二整流管的陰極，所述第二阱區的第一部分與所述第一阱區電相連并作為所述第一電極引出。

5.根據權利要求1所述的瞬態電壓抑制器，其中，

所述半導體襯底的第二表面設有金屬層以將所述半導體襯底作為所述第二電極引出，所述半導體襯底的第一表面和第二表面相背。

6.根據權利要求4所述的瞬態電壓抑制器，其中，所述第二阱區還包括第二部分，

所述第二阱區的第二部分從所述外延層的上表面延伸至所述外延層中，且與所述第一隔離區的第一部分電連接。

7.根據權利要求6所述的瞬態電壓抑制器，其中，所述第二阱區的第二部分與所述第一隔離區的第一部分通過位于所述外延層的上表面的電極端子電連接。

8.根據權利要求4所述的瞬態電壓抑制器，其中，所述瞬態電壓抑制器還包括導電的連通部件，所述連通部件經所述外延層的上表面延伸至所述半導體襯底內并與所述第一隔離區的第一部分接觸。