[發明專利]半導體裝置的制造方法

在審

• 申請號: 201810146168.1
• 申請日: 2018-02-12
• 公開（公告）號: CN108493114A
• 公開（公告）日: 2018-09-04
• 發明（設計）人: 永岡達司
• 申請（專利權）人: 豐田自動車株式會社
• 主分類號: H01L21/34
• 分類號: H01L21/34;H01L29/872;H01L29/06
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 高培培;車文

1.一種制造方法，是半導體裝置的制造方法，其中，包括：

準備半導體基板的工序，所述半導體基板具有n型的歐姆接觸層、n型的漂移層及n型的高比電阻層，所述漂移層位于所述歐姆接觸層的上表面的第一范圍上，并且載流子濃度比所述歐姆接觸層低，所述高比電阻層位于所述歐姆接觸層的所述上表面的包圍所述第一范圍的第二范圍上，并且載流子濃度比所述漂移層低；

形成上表面電極的工序，所述上表面電極與所述漂移層及所述高比電阻層的各上表面接觸并且其接觸范圍的外周緣位于所述高比電阻層上，所述上表面電極至少與所述漂移層進行肖特基接觸；及

形成下表面電極的工序，所述下表面電極與所述歐姆接觸層的下表面進行歐姆接觸。

2.根據權利要求1所述的制造方法，

半導體基板是氧化物半導體的基板，

以真空能級為基準，所述氧化物半導體的導帶底比-4.0eV低且價帶頂比-6.0eV低。

3.根據權利要求1或2所述的制造方法，

所述半導體基板是氧化鎵的基板。

4.根據權利要求1～3中任一項所述的制造方法，

在準備所述半導體基板的工序與形成所述上表面電極的工序之間還包括在所述高比電阻層的上表面中的包圍所述接觸范圍的范圍上形成絕緣膜的工序，

在形成所述上表面電極的工序中，將所述上表面電極的一部分形成在所述絕緣膜上。

5.根據權利要求4所述的制造方法，

所述絕緣膜的形成通過霧化CVD來進行。

6.根據權利要求1～5中任一項所述的制造方法，

準備所述半導體基板的工序包括：

在所述歐姆接觸層的所述上表面的所述第一范圍及所述第二范圍上通過外延生長來形成所述漂移層的工序；

通過蝕刻將所述漂移層中的形成在所述第二范圍上的部分除去的工序；及

在除去了所述漂移層后的所述歐姆接觸層的所述上表面的所述第二范圍上通過外延生長來形成所述高比電阻層的工序。

7.根據權利要求6所述的制造方法，

所述高比電阻層的所述外延生長通過霧化CVD來進行。

8.根據權利要求1～5中任一項所述的制造方法，其中，

準備所述半導體基板的工序包括：

在所述歐姆接觸層的所述上表面的所述第一范圍及所述第二范圍上通過外延生長來形成所述漂移層的工序；及

向所述漂移層中的形成在所述第二范圍上的部分進行使載流子濃度減小的雜質的離子注入的工序。

9.根據權利要求8所述的制造方法，

在準備所述半導體基板的工序中，反復進行形成所述漂移層的工序和進行所述雜質的離子注入的工序。