[發明專利]適用于高帶寬TIA的雙環路自動增益控制電路

有效

• 申請號: 201810129359.7
• 申請日: 2018-02-08
• 公開（公告）號: CN108173524B
• 公開（公告）日: 2021-02-19
• 發明（設計）人: 陳福潔;李景虎;涂航輝
• 申請（專利權）人: 廈門億芯源半導體科技有限公司
• 主分類號: H03G3/30
• 分類號: H03G3/30
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 岳昕

1.適用于高帶寬TIA的雙環路自動增益控制電路，其特征在于，包括RSSI模塊、TIA輸入阻抗調制單元、電流鏡和電流鏡內阻調制單元；

當光電二極管輸出的光電流未達到閾值時，所述光電流全部由TIA放大輸出；

當光電二極管輸出的光電流達到閾值時分成兩路，一路通過TIA放大輸出，另一路通過電流鏡進行泄流；

RSSI模塊采集光電二極管輸出的光電流信號，當光電流信號增大且超過閾值時，RSSI模塊輸出兩路調整信號V_RSSI1、V_RSSI2分別至TIA輸入阻抗調制單元、電流鏡內阻調制單元；

TIA輸入阻抗調制單元在調整信號V_RSSI1的增大指令控制下增大TIA的輸入阻抗；電流鏡內阻調制單元在調整信號V_RSSI2的增大指令控制下降低電流鏡中泄流通路的內阻；

進而減小TIA輸入光電流、增大泄流通路的光電流，完成TIA增益的自動控制。

2.根據權利要求1所述適用于高帶寬TIA的雙環路自動增益控制電路，其特征在于，電流鏡由NMOS管MN1、NMOS管MN2、PMOS管MP2和PMOS管MP3構成，電流鏡內阻調制單元采用NPN晶體管Q4來實現；

PMOS晶體管MP2和PMOS晶體管MP3的源端同時連接電源VDD；

PMOS晶體管MP2的柵極同時連接其漏端、PMOS晶體管MP3的柵極和NPN晶體管Q4的集電極；

NPN晶體管Q4的基極接入調整信號V_RSSI2；

NPN晶體管Q4的發射極與NMOS晶體管MN1的漏端的公共節點接入光電二極管輸出的其中一路光電流，

NMOS晶體管MN1的柵極同時連接PMOS晶體管MP3的漏端、NMOS晶體管MN2的柵極及其漏端；

NMOS晶體管MN1和NMOS晶體管MN2的源端同時連接GND。

3.根據權利要求1或2所述適用于高帶寬TIA的雙環路自動增益控制電路，其特征在于，TIA輸入阻抗調制單元包括電壓比較器COMP和PMOS晶體管MP1；

電壓比較器COMP的正相輸入端接入調整信號V_RSSI1；

電壓比較器COMP的反相輸入端接入參考電壓信號V_ref；

電壓比較器COMP的輸出端連接PMOS晶體管MP1的柵極；PMOS晶體管MP1的源端連接電源VDD，PMOS晶體管MP1的漏端與TIA的輸入阻抗調制端連接。

4.根據權利要求3所述適用于高帶寬TIA的雙環路自動增益控制電路，其特征在于，TIA由單端放大器A及反饋電阻Rf構成，所述單端放大器A采用共源共柵單級放大器或共基共射單級放大器，單端放大器A由輸入器件Q1、級聯器件Q2和電阻R1構成；

輸入器件Q1的基極/柵極作為TIA的輸入端接入光電二極管輸出的光電流；級聯器件Q2的基極/柵極接入偏置電壓Vb，級聯器件Q2的集電極和電阻R1的公共節點作為TIA的輸出端輸出放大的電壓信號；電阻R1接電源VDD，輸入器件Q1的發射極/源極接地。

5.根據權利要求4所述適用于高帶寬TIA的雙環路自動增益控制電路，其特征在于，TIA還包括跟隨器，所述跟隨器包括晶體管Q3和電流源I1，

級聯器件Q2的集電極和電阻R1的公共節點連接晶體管Q3的基極/柵極，并作為TIA輸出端；

晶體管Q3的集電極/柵極接電源VDD，晶體管Q3的發射極/源極接電流源I1的正端，電流源I1的負端接地。

6.根據權利要求5所述適用于高帶寬TIA的雙環路自動增益控制電路，其特征在于，輸入器件Q1、級聯器件Q2和晶體管Q3采用NPN三極管實現或采用NMOS晶體管實現。