[發(fā)明專利]圖形優(yōu)化方法及掩膜版制備方法

有效

• 申請?zhí)枺?/td>: 201810119511.3
• 申請日: 2018-02-06
• 公開（公告）號: CN110119063B
• 公開（公告）日: 2023-02-10
• 發(fā)明（設計）人: 王健;杜杳雋;溫永明
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: G03F1/36
• 分類號: G03F1/36
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

本發(fā)明揭示了一種圖形優(yōu)化方法，所述圖形優(yōu)化方法包括：提供待優(yōu)化圖形，所述待優(yōu)化圖形包括第一圖形和第二圖形，所述第一圖形和第二圖形的大小不相同，先對可調(diào)整性小的第一圖形進行OPC處理，之后再對第二圖形進行OPC處理，同時適應性調(diào)整第一圖形，由此在確保了最終的第一圖形較為精確的基礎上，使得最終的第一圖形的寬度大于掩膜版的最小尺寸，避免了最終的第一圖形的寬度接近掩膜版的最小尺寸的情況，也就降低了圖形優(yōu)化難度。由此進行的掩膜版制備，可以提高掩膜版的質(zhì)量。

技術領域

本發(fā)明涉及半導體技術領域，特別涉及一種圖形優(yōu)化方法及掩膜版制備方法。

背景技術

光刻工藝是半導體制造加工過程中的重要環(huán)節(jié)之一，其主要過程是借助于精密儀器將制備在掩膜版(亦稱為光罩)上的圖形經(jīng)一定倍率后放大至基底上，從而實現(xiàn)電路器件的制備。

由于光刻過程中涉及圖形尺寸很小，受光學效應影響的可能性較大，尤其是一些關鍵圖形的尺寸，可調(diào)整性較小，若有較大波動則嚴重影響器件性能。因此，如何使得掩膜版圖形尤其是關鍵圖形更為精確，就成為了業(yè)界一直在關注和攻堅的難題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種圖形優(yōu)化方法及掩膜版制備方法，改善關鍵圖形的精確度，提高掩膜版的質(zhì)量。

為解決上述技術問題，本發(fā)明提供一種圖形優(yōu)化方法，包括：

提供待優(yōu)化圖形，所述待優(yōu)化圖形包括第一圖形和第二圖形，所述第一圖形和第二圖形的大小不相同，所述第一圖形的可調(diào)整性小于所述第二圖形的可調(diào)整性；

以所述第一圖形的目標圖形為目標，對所述第一圖形和第二圖形進行OPC處理，縮小所述第一圖形和第二圖形各自的寬度，獲得初步的第一圖形和初步的第二圖形；以及

以所述第二圖形的目標圖形為目標，對所述初步的第二圖形進行OPC處理，增大所述初步的第二圖形的寬度，進而對所述初步的第一圖形進行OPC處理，縮小所述初步的第一圖形的寬度，獲得最終的第一圖形和最終的第二圖形，所述最終的第一圖形的寬度大于掩膜版的最小尺寸。

可選的，對于所述的圖形優(yōu)化方法，所述待優(yōu)化圖形包括多個間隔且重復排列的第一圖形和第二圖形。

可選的，對于所述的圖形優(yōu)化方法，所述第一圖形為有源區(qū)上結(jié)構(gòu)的圖形。

可選的，對于所述的圖形優(yōu)化方法，所述第一圖形為柵極圖形。

可選的，對于所述的圖形優(yōu)化方法，所述初步的第一圖形在曝光后符合標準。

可選的，對于所述的圖形優(yōu)化方法，對所述第一圖形和第二圖形進行OPC處理，縮小所述第一圖形和第二圖形各自的寬度，獲得初步的第一圖形和初步的第二圖形的過程包括：

將寬度小于所述第一圖形和第二圖形的輔助圖形添加至所述第一圖形和第二圖形中，獲得初步的圖形邊界，以所述初步的圖形邊界構(gòu)成所述初步的第一圖形和初步的第二圖形。

可選的，對于所述的圖形優(yōu)化方法，對所述初步的第二圖形進行OPC處理，增大所述初步的第二圖形的寬度，進而對所述初步的第一圖形進行OPC處理，縮小所述初步的第一圖形的寬度，獲得最終的第一圖形和最終的第二圖形，所述最終的第一圖形的寬度大于掩膜版的最小尺寸的過程包括：

通過在初步的第二圖形中調(diào)整輔助圖形的位置或新增輔助圖形，以增大所述初步的第二圖形的寬度；通過在初步的第一圖形中調(diào)整輔助圖形的位置或新增輔助圖形，以縮小所述初步的第一圖形的寬度；進行一次以上的上述過程以獲得最終的第一圖形邊界和最終的第二圖形邊界；以所述最終的第一圖形邊界為基準將所述輔助圖形和所述第一圖形擬合為所述最終的第一圖形；以所述最終的第二圖形邊界為基準將所述輔助圖形和所述第二圖形擬合為所述最終的第二圖形。

可選的，對于所述的圖形優(yōu)化方法，所述第一圖形和第二圖形皆呈矩形。