[發明專利]電路裝置、物理量測量裝置、電子設備和移動體

有效

• 申請號: 201810116897.2
• 申請日: 2018-02-06
• 公開（公告）號: CN108459491B
• 公開（公告）日: 2021-08-20
• 發明（設計）人: 堤昭夫;倉科隆;牧克彥
• 申請（專利權）人: 精工愛普生株式會社
• 主分類號: G04F10/00
• 分類號: G04F10/00
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;鄧毅

1.一種電路裝置，其特征在于，該電路裝置包含：

第一PLL電路，其輸入基準時鐘信號、和使用第1振蕩元件而生成的第1時鐘頻率的第1時鐘信號，進行所述第1時鐘信號與所述基準時鐘信號的相位同步；

第二PLL電路，其輸入所述基準時鐘信號、和使用第2振蕩元件而生成的與所述第1時鐘頻率不同的第2時鐘頻率的第2時鐘信號，進行所述第2時鐘信號與所述基準時鐘信號的相位同步；以及

時間數字轉換電路，其使用基于時鐘頻率不同的所述第1時鐘信號和所述第2時鐘信號的時鐘間時間差，將時間轉換為數字值。

2.根據權利要求1所述的電路裝置，其特征在于，

所述基準時鐘信號是使用第3振蕩元件而生成的時鐘信號。

3.根據權利要求1或2所述的電路裝置，其特征在于，

所述時間數字轉換電路以對應于所述第1時鐘頻率與所述第2時鐘頻率的頻率差的分辨率將時間轉換為數字值。

4.根據權利要求3所述的電路裝置，其特征在于，

在設所述第1時鐘頻率為f1、所述第2時鐘頻率為f2的情況下，所述時間數字轉換電路以滿足Δt＝|f1-f2|/(f1×f2)的分辨率Δt將時間轉換為數字值。

5.根據權利要求1或2所述的電路裝置，其特征在于，

在設所述第1時鐘頻率為f1、所述第2時鐘頻率為f2、所述基準時鐘信號的時鐘頻率為fr的情況下，

所述第一PLL電路進行所述第1時鐘信號與所述基準時鐘信號的相位同步，使得N1/f1＝M1/fr，其中，N1和M1是2以上的相互不同的整數，

所述第二PLL電路進行所述第2時鐘信號與所述基準時鐘信號的相位同步，使得N2/f2＝M2/fr，其中，N2和M2是2以上的相互不同的整數。

6.根據權利要求5所述的電路裝置，其特征在于，

N1、M1、N2、M2被設定為使得|N1×M2-N2×M1|＝1的關系成立。

7.根據權利要求5所述的電路裝置，其特征在于，

在設時間數字轉換的分辨率為Δt、N＝N1×M2、M＝N2×M1的情況下，通過所述第一PLL電路和所述第二PLL電路進行所述第1時鐘信號與所述第2時鐘信號的相位同步，使得Δt＝|N-M|/(N×f2)＝|N-M|/(M×f1)。

8.根據權利要求1或2所述的電路裝置，其特征在于，

所述第一PLL電路包含第1相位檢測器，該第1相位檢測器進行所述第1時鐘信號或者基于所述第1時鐘信號的信號、與所述基準時鐘信號或者基于所述基準時鐘信號的信號的相位比較，

所述第二PLL電路包含第2相位檢測器，該第2相位檢測器進行所述第2時鐘信號或者基于所述第2時鐘信號的信號、與所述基準時鐘信號或者基于所述基準時鐘信號的信號的相位比較。

9.根據權利要求8所述的電路裝置，其特征在于，

所述第一PLL電路包含：

第1分頻電路，其對所述第1時鐘信號進行分頻，將第1分頻時鐘信號作為基于所述第1時鐘信號的信號輸出到所述第1相位檢測器；以及

第2分頻電路，其對所述基準時鐘信號進行分頻，將第2分頻時鐘信號作為基于所述基準時鐘信號的信號輸出到所述第1相位檢測器，

所述第二PLL電路包含：

第3分頻電路，其對所述第2時鐘信號進行分頻，將第3分頻時鐘信號作為基于所述第2時鐘信號的信號輸出到所述第2相位檢測器；以及

第4分頻電路，其對所述基準時鐘信號進行分頻，將第4分頻時鐘信號作為基于所述基準時鐘信號的信號輸出到所述第2相位檢測器。