[發明專利]開關陣列基板及其制造方法

有效

• 申請號: 201810100662.4
• 申請日: 2018-02-01
• 公開（公告）號: CN108346669B
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 黃北洲
• 申請（專利權）人: 惠科股份有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77;G02F1/1368
• 代理公司: 北京國昊天誠知識產權代理有限公司 11315
• 代理人: 許志勇;王寧

本申請揭露一種開關陣列基板及其制造方法。所述制造方法包括：形成圖案化的一第一導電層，其中圖案化的第一導電層構成至少一閘極線與至少一閘電極，閘極線與閘電極電連接，并分別包括一第一子層與位于第一子層上的一第二子層，第一子層在平行基材的方向上突出于第二子層，且第二子層具有一傾斜側壁；圖案化一半導體材料層，使半導體材料層對應于閘電極而設置；圖案化一第二導電層，以于半導體材料層上分別形成一源電極與一漏電極，閘電極分別使源電極和漏電極自對準重疊；以及對應于閘極線形成圖案化的一透明導電層于閘極介電層上。

技術領域

本申請涉及一種用于開關陣列基板的制造技術領域，特別涉及一種用于薄膜晶體管的自對準制造技術的開關陣列基板及其制造方法。

背景技術

薄液晶體管(TFT)被用于液晶顯示器和成像器中，以控制或感測顯示器或圖像的每個像素的狀態。在薄膜晶體管的顯示器或傳感器系統中，通過使每個像素或單元具有基本相同的操作特性來優化系統的操作特性。其中，薄膜晶體管的工作特性可包括開關速度，驅動線和感測線的電容負載，以及晶體管的增益等等。

在公知技藝中，導致開關陣列基板的不同像素或單元特性變化的問題之一，是不能精確地對準以限定薄膜晶體管的源電極和漏電極的掩模(mask)位置，從而確保源電極/漏電極相對于閘電極的準確對準。若源電極/漏電極相對于閘電極未對準將導致閘電極與源電極或漏電極之間的重疊增加，同時閘電極與其中另一個之間的重疊減少。由于閘電極和源電極或漏電極之間的寄生電容是它們之間重疊的直接功能，所以這種重疊位置的改變會引起器件電容的變化，從而改變其它電路的開關速度和負載。

另外，若源電極/漏電極相對于閘電極未對準可能需要增加閘電極的尺寸以確保所有器件在閘電極與源電極/漏電極之間具有可接受的重疊位置，而增加閘電極的尺寸將增加器件的尺寸，從而增加了每個器件的總電容。器件的電容是重要的，因為它控制了閘電極的充電時間、閘電極與源電極/漏電極節點之間的電容耦合，以及由非晶硅或非晶硅介質界面處的缺陷引入的噪聲。因此，需要在源電極/漏電極與閘電極之間提供自對準，以便在整個芯片上在閘電極與每個源電極和漏電極之間保持固定的及可預測的重疊位置，以確保開關陣列基板的操作特性。

發明內容

本申請的目的為提供一種自對準的開關陣列基板及其制造方法，可使薄膜晶體管的閘電極與源電極和漏電極之間保持固定及可預測的重疊位置，藉此控制閘電極與源電極和漏電極的重疊影響以確保其操作特性。另外，本申請還通過閘極線、閘極介電層及對應于閘極線的透明導電層的設計可形成輔助電容。

本申請提出一種開關陣列基板的制造方法，包括：在一基材上形成一緩沖層；在緩沖層上形成圖案化的一第一導電層，其中圖案化的第一導電層構成至少一閘極線與至少一閘電極，閘極線與閘電極電連接，并分別包括一第一子層與位于第一子層上的一第二子層，第一子層在平行基材的方向上突出于第二子層，且第二子層具有一傾斜側壁；形成一閘極介電層于閘極線、閘電極與緩沖層上；形成一半導體材料層于閘極介電層上并圖案化半導體材料層，使半導體材料層對應于閘電極而設置；形成一第二導電層在半導體材料層與閘極介電層上，并圖案化第二導電層，以于半導體材料層上分別形成一源電極與一漏電極，其中源電極與漏電極分別接觸半導體材料層，且閘電極分別使源電極和漏電極自對準重疊；以及對應于閘極線形成圖案化的一透明導電層于閘極介電層上。

本申請另提出一種開關陣列基板，包括一基材、一緩沖層、一閘極線與一閘電極、一閘極介電層、一半導體材料層、一源電極與一漏電極以及一透明導電層。緩沖層設置于基材上。閘極線與一閘電極設置于緩沖層上，閘極線與閘電極電連接，并分別包括一第一子層與位于第一子層上的一第二子層，第一子層在平行基材的方向上突出于第二子層，且第二子層具有一傾斜側壁。閘極介電層設置于閘極線、閘電極與緩沖層上。半導體材料層設置于閘極介電層上，半導體材料層與閘電極對應設置。源電極與漏電極分別設置于半導體材料層上，源電極與漏電極分別接觸半導體材料層，且閘電極分別與源電極和漏電極自對準重疊。透明導電層對應于閘極線設置于閘極介電層上。