[發明專利]一種浮柵的形成方法有效
| 申請號： | 201810097674.6 | 申請日： | 2018-01-31 |
| 公開（公告）號： | CN108321087B | 公開（公告）日： | 2019-03-26 |
| 發明（設計）人： | 張超然;羅清威;李赟;劉杰;周俊 | 申請（專利權）人： | 武漢新芯集成電路制造有限公司 |
| 主分類號： | H01L21/321 | 分類號： | H01L21/321;H01L21/28;H01L29/423 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 屈蘅;李時云 |
| 地址： | 430205 湖北*** | 國省代碼： | 湖北;42 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 多晶硅層 外圍電路區 隔離結構 襯底 化學機械研磨 浮柵 多晶層 均勻性 回刻 良率 覆蓋 | ||
1.一種浮柵的形成方法，其特征在于，包括：
提供一襯底，所述襯底包括存儲區和外圍電路區，所述存儲區和所述外圍電路區均包含有隔離結構；
在所述襯底上形成多晶硅層，所述多晶硅層覆蓋所述存儲區和外圍電路區；
對所述多晶硅層進行化學機械研磨，使所述存儲區上多晶硅層的上表面與所述存儲區上隔離結構的上表面齊平，且所述外圍電路區所述隔離結構上剩余部分多晶硅層；
對所述多晶硅層和隔離結構進行回刻，至剩余部分厚度的所述多晶硅層。
2.根據權利要求1所述的浮柵的形成方法，其特征在于，對所述多晶硅層和隔離結構進行回刻采用的刻蝕選擇比為1:1。
3.根據權利要求2所述的浮柵的形成方法，其特征在于，采用干法刻蝕對所述多晶硅層和隔離結構進行回刻。
4.根據權利要求1所述的浮柵的形成方法，其特征在于，所述外圍電路區所述隔離結構上剩余部分多晶硅層在回刻中去除。
5.根據權利要求1所述的浮柵的形成方法，其特征在于，回刻后所述存儲區剩余部分厚度的所述多晶硅層即為浮柵層，厚度范圍為
6.根據權利要求1所述的浮柵的形成方法，其特征在于，在所述襯底上形成多晶硅層之前，所述浮柵的形成方法還包括：在所述襯底上形成柵極氧化層。
7.根據權利要求1所述的浮柵的形成方法，其特征在于，所述化學機械研磨的時間為60s-80s。
8.根據權利要求1所述的浮柵的形成方法，其特征在于，所述隔離結構為淺溝槽隔離結構，所述淺溝槽隔離結構的材質為氧化硅。
9.根據權利要求1所述的浮柵的形成方法，其特征在于，所述存儲區和所述外圍電路區的隔離結構在同一步驟中形成。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于武漢新芯集成電路制造有限公司，未經武漢新芯集成電路制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810097674.6/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：高頻裝置及其制造方法
- 下一篇：觸控基板的制造方法、觸控基板及顯示裝置
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
