[發明專利]基于FPGA的VOR信號發射機及其設計方法

有效

• 申請號: 201810073467.7
• 申請日: 2018-01-25
• 公開（公告）號: CN108282168B
• 公開（公告）日: 2020-01-21
• 發明（設計）人: 杜英杰;顧菘;王建
• 申請（專利權）人: 成都航空職業技術學院
• 主分類號: H04B1/04
• 分類號: H04B1/04
• 代理公司: 51229 成都正華專利代理事務所(普通合伙)
• 代理人: 何凡

1.一種基于FPGA的VOR信號發射機的設計方法，其特征在于，包括以下步驟：

S1、通過信號產生模塊產生VOR基帶信號；

S2、在信號產生模塊中設置VOR載波信號和抽樣信號；

S3、通過PL-JTAG接口將VOR基帶信號和抽樣信號下載至FPGA端，并通過網絡端口將VOR載波信號和抽樣信號載入ARM端；

S4、通過Lvds接口將基帶信號和抽樣信號送入插值濾波器進行插值處理；

S5、通過D/A模塊將為數字信號形式的基帶信號轉換為模擬信號形式；

S6、通過混頻模塊的上變頻處理將模擬信號的頻率變頻為108M-117.95MHz；

S7、通過功放模塊將變頻后的模擬信號進行放大，并將其加載至發射天線，發射VOR信號；

所述步驟S1的VOR基帶信號由System Generator仿真軟件產生，其產生方法具體為：

S1-1、通過DDS核算法建模產生30Hz的基準信號和9960Hz的副載波信號；

S1-2、通過CORDIC算法將副載波與基準信號結合，產生9960Hz的FM信號；

S1-3、通過控制模塊控制DDS核輸入端，控制30Hz基準信號的初始相位，產生初始相位可變的30Hz信號；

S1-4、通過DDS核算法產生0.1MHz的固定載波信號；

S1-5、結合FM信號和固定載波信號，產生雙邊帶信號；

S1-6、結合初始相位可變的30Hz信號和固定載波信號，生成調幅信號；

S1-7、通過疊加雙邊帶信號和調幅信號，產生VOR基帶信號；

S1-8、將VOR基帶信號分路并進行I/Q正交變化，生成I路和Q路信號，并生成RTL模塊；

所述步驟S2中VOR載波信號和抽樣信號頻率均在Vivado套件中設置，其設置方法具體為：

S2-1、在Vivado套件中將RTL模塊固化，并生成IP核；

S2-2、通過信號處理模塊調用IP核并布線，對FPGA芯片進行管腳約束；

S2-3、通過調用IP核布線編譯產生的比特流文件加載至SDK開發環境中；

S2-4、在SDK開發環境中設置載波信號和抽樣信號的頻率；

S2-5、將設置好的載波信號和抽樣信號的頻率的文件加載固化。

2.根據權利要求1所述的基于FPGA的VOR信號發射機的設計方法，其特征在于，所述步驟S3中VOR基帶信號為I/Q兩路VOR基帶信號。

3.根據權利要求2所述的基于FPGA的VOR信號發射機的設計方法，其特征在于，所述步驟S5具體為：

通過ARM端將載入的抽樣信號送至PLL模塊，并由PLL模塊產生用于D/A變換過程的抽樣信號并送至D/A模塊；通過D/A模塊將插值濾波器處理后的信號和用于D/A變化的抽樣信號結合，將數字信號形式的VOR基帶信號轉換為模擬信號形式。

4.根據權利要求1所述基于FPGA的VOR信號發射機的設計方法，其特征在于，所述步驟S6具體為：

通過ARM端將載入的載波信號送至LO模塊，并由LO模塊產生載波模擬信號，并送入至混頻模塊，混頻模塊將載波模擬信號和模擬信號結合進行上變頻處理，產生頻率為108M-117.95MHz的信號。