[發(fā)明專利]放大電路、源極驅(qū)動器及液晶顯示器在審
| 申請?zhí)枺?/td> | 201810063226.4 | 申請日： | 2018-01-23 |
| 公開（公告）號： | CN108053799A | 公開（公告）日： | 2018-05-18 |
| 發(fā)明（設(shè)計）人： | 黎云濤 | 申請（專利權(quán)）人： | 深圳市華星光電技術(shù)有限公司 |
| 主分類號： | G09G3/36 | 分類號： | G09G3/36 |
| 代理公司： | 深圳翼盛智成知識產(chǎn)權(quán)事務(wù)所(普通合伙) 44300 | 代理人： | 黃威 |
| 地址： | 518132 廣東*** | 國省代碼： | 廣東;44 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 放大 電路 驅(qū)動器 液晶顯示器 | ||
1.一種放大電路，應(yīng)用于液晶顯示裝置的源極驅(qū)動器，其特征在于，包括：
運算放大單元，包括正相輸入端、反相輸入端、第一輸出端、驅(qū)動模塊、PMOS管以及NMOS管，所述NMOS管的漏極與所述PMOS管的源極連接并與所述第一輸出端連接，所述NMOS管的源極接第一電壓，所述PMOS管的漏極接第二電壓，所述驅(qū)動模塊分別與所述正相輸入端、所述反相輸入端、所述PMOS管以及NMOS管的柵極連接，所述第一電壓的電平大于所述第二電壓的電平；
比較單元，所述比較單元分別與所述正相輸入端以及所述第一輸出端連接，以判斷正相輸入端以及第一輸出端的電壓差是否大于第一參考電壓；
內(nèi)阻拉低單元，所述內(nèi)阻拉低單元與所述PMOS管以及所述NMOS管的柵極連接，所述內(nèi)阻拉低單元與所述比較單元連接；
內(nèi)阻拉低單元用于當(dāng)所述電壓差大于所述第一參考電壓時開啟內(nèi)阻拉低功能，并在充電時，將所述NMOS管的內(nèi)阻值拉低；在放電時將，將所述PMOS管的內(nèi)阻值拉低。
2.根據(jù)權(quán)利要求1所述的放大電路，其特征在于，所述運算放大單元還包括第一選通模塊以及第一基準(zhǔn)電壓模塊；所述第一選通模塊的控制端與所述內(nèi)阻拉低單元連接，所述第一選通模塊的兩輸入端分別與所述第一基準(zhǔn)電壓模塊以及所述NMOS管的柵極連接；
充電時，所述內(nèi)阻拉低單元控制所述第一選通模塊將所述第一基準(zhǔn)電壓模塊與所述NMOS管的柵極接通，從而將所述NMOS管的柵極電壓拉高，進(jìn)而將所述NMOS管的內(nèi)阻值拉低。
3.根據(jù)權(quán)利要求2所述的放大電路，其特征在于，所述運算放大單元還包括第二選通模塊以及第二基準(zhǔn)電壓模塊；所述第二選通模塊的控制端與所述內(nèi)阻拉低單元連接，所述第二選通模塊的兩輸入端分別與所述第二基準(zhǔn)電壓模塊以及所述PMOS管的柵極連接；
放電時，所述內(nèi)阻拉低單元控制所述第二選通模塊將所述第二基準(zhǔn)電壓模塊與所述所述PMOS管的柵極接通，從而將所述PMOS管的柵極電壓拉低，進(jìn)而將所述NMOS管的內(nèi)阻值拉低。
4.根據(jù)權(quán)利要求2所述的放大電路，其特征在于，所述第一選通模塊包括第一開關(guān)管以及第二開關(guān)管，所述第一開關(guān)管的輸入端與所述第一基準(zhǔn)電壓模塊連接，所述第二開關(guān)管的輸入端與所述驅(qū)動模塊連接，所述第一開關(guān)管以及第二開關(guān)管的輸出端分別與所述NMOS管的柵極連接；
所述第一開關(guān)管與所述第二開關(guān)管的開關(guān)特性相反。
5.根據(jù)權(quán)利要求3所述的放大電路，其特征在于，所述第二選通模塊包括第三開關(guān)管以及第四開關(guān)管，所述第三開關(guān)管的輸入端與所述第二基準(zhǔn)電壓模塊連接，所述第四開關(guān)管的輸入端與所述驅(qū)動模塊連接，所述第三開關(guān)管以及第四開關(guān)管的輸出端分別與所述PMOS管的柵極連接；
所述第三開關(guān)管與所述第四開關(guān)管的開關(guān)特性相反。
6.根據(jù)權(quán)利要求1所述的放大電路，其特征在于，所述第一參考電壓根據(jù)所述液晶顯示裝置的目標(biāo)灰階值設(shè)定。
7.一種源極驅(qū)動器，其特征在于，包括多級依次級聯(lián)的放大電路，其中，最后一級放大電路包括：
運算放大單元，包括正相輸入端、反相輸入端、第一輸出端、驅(qū)動模塊、PMOS管以及NMOS管，所述NMOS管的漏極與所述PMOS管的源極連接并與所述第一輸出端連接，所述NMOS管的源極接第一電壓，所述PMOS管的漏極接第二電壓，所述驅(qū)動模塊分別與所述正相輸入端、所述反相輸入端、所述PMOS管以及NMOS管多的柵極連接，所述第一電壓的電平大于所述第二電壓的電平；
比較單元，所述比較單元分別與所述正相輸入端以及所述第一輸出端連接，以判斷正相輸入端以及第一輸出端的電壓差是否大于第一參考電壓；
內(nèi)阻拉低單元，所述內(nèi)阻拉低單元與所述PMOS管以及所述NMOS管的柵極連接，所述內(nèi)阻拉低單元與所述比較單元連接；
內(nèi)阻拉低單元用于當(dāng)所述電壓差大于所述第一參考電壓時開啟內(nèi)阻拉低功能，并在充電時，將所述NMOS管的內(nèi)阻值拉低；在放電時將，將所述PMOS管的內(nèi)阻值拉低。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于深圳市華星光電技術(shù)有限公司，未經(jīng)深圳市華星光電技術(shù)有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810063226.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
