[發明專利]一種基于有限狀態機的計算機聯鎖平臺控制方法

在審

• 申請號: 201810062669.1
• 申請日: 2018-01-23
• 公開（公告）號: CN108279597A
• 公開（公告）日: 2018-07-13
• 發明（設計）人: 劉傳振;張博;劉傳啟;何建宏;趙麗宏
• 申請（專利權）人: 上海亨鈞科技股份有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 中國商標專利事務所有限公司 11234
• 代理人: 張素華

本發明提供了一種基于有限狀態機的計算機聯鎖平臺控制方法，包括新周期同步，校核主系、備系的四個CPU至同一時間線上運行；輸入數據同步，以確保各CPU的輸入數據同步；結果數據同步，發送控制命令或結束周期，若結果數據一致，則由主系主CPU向外部設備發送控制命令，完成一個周期的運算；若結果數據至少有一個不一致，則終止系統。本發明提供的基于有限狀態機的計算機聯鎖平臺控制方法，在整個控制平臺中，有限狀態機在新周期開始、輸入數據、計算的結果數據分別進行同步，提高了發送的數據的準確性。另外通過設定算法確定主、備系CPU地位，在系統發生故障時將備系提升為主系，進行無縫切換，保證計算機聯鎖平臺的正常運行。

技術領域

本發明涉及一種計算機聯鎖平臺的控制方法，尤其涉及一種基于有限狀態機的計算機聯鎖平臺控制方法。

背景技術

鐵路運輸已經成為現代運輸中不可替代的運輸方式，鐵路因其運輸量大、運輸速度快，而對國家經濟的發展發揮著越來越重要的作用。計算機聯鎖系統是鐵路運輸系統的一項重要組成部分，計算機聯鎖系統是保障車站鐵路運輸安全、高效進行的主要設備。當前國內應用的計算機聯鎖系統大多為雙機熱備制式，隨著鐵路運輸在市場的作用越來越重要，對計算機聯鎖系統的可靠性與安全性要求也越來越高，因此，目前更多的計算機聯鎖系統使用二乘二取二制式控制方法。

二乘二取二控制方式與雙機熱備制式、三取二制式控制方式相比，具有更高的可靠性與安全性。雙機熱備控制方式為兩個CPU同時工作，互為主備。三取二控制方式為三個CPU同時工作，取其中2個CPU相同運算結果進行輸出。二乘二取二控制方式為4個CPU同時工作，并且分為兩系，完成二取二的工作，即每系2個CPU同時進行運算，運算結果通過比較后輸出，兩系工作單元互為主備，在安全性、可靠性方面有了顯著的提高。

二乘二取二制式聯鎖控制平臺由兩臺獨立的聯鎖機構成，一臺作為主系，另外一臺作為備系。每系由兩個獨立的運算邏輯單元處理器(CPU)構成，兩個運算邏輯單元處理器(CPU)有主從之分，即每系的兩個CPU，一個為主CPU，另一個為從CPU。主CPU擁有絕對控制權，從CPU負責對主CPU的結果數據進行驗證以完成二取二邏輯，因此，在二乘二取二制式聯鎖控制平臺中共有4個CPU分別為4種狀態：主系主CPU，主系從CPU，備系主CPU，備系從CPU。

在二乘二取二計算機聯鎖控制平臺當中，4個運算邏輯單元處理器(CPU)執行完全一致的指令代碼，它們之間彼此相互通信，構成了一個由4臺運算邏輯單元處理器構成的小型集群，但是如何確保4臺運算邏輯單元處理器同步運行，目前還沒有一個更完善的控制方式。

發明內容

本發明針對現有技術存在的缺陷，提供一種既能保證4臺運算邏輯單元處理器同步運行，又能保證4臺運算邏輯單元處理器能夠長時間穩定的運行而不從系統中退出，又能保證當系統發生故障或者需要切換時，能夠將將主系、備系無縫切換的計算機聯鎖平臺控制方法。

本發明提供的基于有限狀態機的計算機聯鎖平臺控制方法，所述控制方法包括：

——新周期同步，校核主系、備系的主CPU、從CPU至同一時間線上運行，所述同一時間線的算法為：設定主系主CPU為主定時器，并為所述主定時器設計一主計數器，每觸發一次主定時器，所述主計數器的序號便增加1，在心跳幀當中流逝的周期數字段將該主計數器的序號傳遞到其它的CPU上，其它CPU的計數器與主計數器的序號比較，若兩者的差值的絕對值大于等于1，則其它CPU的計數器調整為主定時器的序號。

——輸入數據同步，主系主CPU向備系主CPU發送輸入數據，主系主CPU與主系從CPU相互發送、接收輸入數據，并比較輸入數據，若主系從CPU的輸入數據與主系主CPU的輸入數據不一致，則主系從CPU的輸入數據同步至與主系主CPU一致。