[發明專利]靜態隨機存取存儲器及其寫入輔助電路和寫入操作方法

有效

• 申請號: 201810050448.2
• 申請日: 2018-01-18
• 公開（公告）號: CN109308925B
• 公開（公告）日: 2020-12-01
• 發明（設計）人: 藤原英弘;林志宇;薩希爾·普里特·辛格;潘顯裕;陳炎輝;廖宏仁
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種寫入輔助電路，包括：

控制電路，配置為接收與用于一個或多個存儲器單元的一個或多個存儲器寫入操作相關聯的第一存儲器行地址信息和第二存儲器行地址信息，其中，所述第一存儲器行地址信息和所述第二存儲器行地址信息表示所述一個或多個存儲器單元的行位置；以及

電壓發生器，配置為向連接至所述一個或多個存儲器單元的一根或多根位線提供參考電壓，其中，所述電壓發生器包括：

第一電容性元件；和

第二電容性元件，其中，在所述存儲器寫入操作期間：

基于所述第一存儲器行地址信息，所述第一電容性元件被配置為將所述參考電壓連接至第一負電壓；并且

基于所述第二存儲器行地址信息，所述第一電容性元件和所述第二電容性元件被配置為將所述參考電壓累積地連接至低于所述第一負電壓的第二負電壓。

2.根據權利要求1所述的寫入輔助電路，其中，所述電壓發生器還包括被配置為將所述參考電壓初始化至地電勢的下拉晶體管。

3.根據權利要求2所述的寫入輔助電路，其中，所述第一電容性元件被配置為在所述下拉晶體管失效之后將所述參考電壓連接至所述第一負電壓。

4.根據權利要求2所述的寫入輔助電路，其中，所述第一電容性元件和所述第二電容性元件被配置為在所述下拉晶體管失效之后將所述參考電壓累積地連接至所述第二負電壓。

5.根據權利要求1所述的寫入輔助電路，其中，所述第一電容性元件和所述第二電容性元件中的每一個均包括連接至電壓電勢的頂部電容器極板和連接至與所述參考電壓相關聯的電路節點的底部電容器極板，并且，所述控制電路被配置為將所述電壓電勢從第一值轉換至較低的第二值，以將所述參考電壓累積地連接至所述第二負電壓。

6.根據權利要求5所述的寫入輔助電路，其中，所述控制電路被配置為基于所述第一存儲器行地址信息和所述第二存儲器行地址信息來轉換連接至所述第一電容性元件的頂部電容器極板和所述第二電容性元件的頂部電容器極板的所述電壓電勢。

7.一種存儲器裝置，包括：

存儲器單元陣列；

寫入驅動器電路，被配置為提供用于對所述存儲器單元陣列中的一個或多個存儲器單元執行的存儲器寫入操作的參考電壓；以及

寫入輔助電路，被配置為向所述寫入驅動器電路提供所述參考電壓，其中，所述寫入輔助電路包括：

控制電路，被配置為接收與對所述存儲器單元陣列中的所述一個或多個存儲器單元執行的所述存儲器寫入操作相關聯的第一存儲器行地址信息和第二存儲器行地址信息，其中，所述第一存儲器行地址信息和所述第二存儲器行地址信息表示所述存儲器單元陣列中的所述一個或多個存儲器單元的行位置；和

電壓發生器，包括：

第一電容性元件；和

第二電容性元件，其中，在所述存儲器寫入操作期間：

基于所述第一存儲器行地址信息，所述第一電容性元件被配置為將所述參考電壓連接至第一負電壓；并且

基于所述第二存儲器行地址信息，所述第一電容性元件和所述第二電容性元件被配置為將所述參考電壓累積地連接至低于所述第一負電壓的第二負電壓。

8.根據權利要求7所述的存儲器裝置，其中，所述存儲器單元陣列中的所述存儲器單元中的每一個均包括靜態隨機存取存儲器單元。

9.根據權利要求7所述的存儲器裝置，其中，所述第一存儲器行地址信息和所述第二存儲器行地址信息包括所述存儲器單元陣列中經歷所述存儲器寫入操作的存儲器單元的行位置，并且其中，所述行位置與所述存儲器單元陣列的第一部分或位于所述存儲器單元陣列的第一部分與所述寫入輔助電路之間的所述存儲器單元陣列的第二部分相關聯。

10.根據權利要求9所述的存儲器裝置，其中，響應于所述存儲器單元陣列的第二部分中的所述行位置，所述第一電容性元件被配置為將所述參考電壓連接至所述第一負電壓。