[發(fā)明專利]一種基于圖形化衛(wèi)式命令演算的多任務(wù)編譯方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810045360.1
• 申請(qǐng)日: 2018-01-17
• 公開(kāi)（公告）號(hào): CN108319458B
• 公開(kāi)（公告）日: 2021-04-06
• 發(fā)明（設(shè)計(jì)）人: 楊志斌;袁勝浩;謝健;劉承威;王飛;薛壘;王永孟
• 申請(qǐng)（專利權(quán)）人: 南京航空航天大學(xué)
• 主分類號(hào): G06F8/41
• 分類號(hào): G06F8/41
• 代理公司: 南京瑞弘專利商標(biāo)事務(wù)所(普通合伙) 32249
• 代理人: 楊曉玲

本發(fā)明為一種基于圖形化衛(wèi)式命令演算的多任務(wù)編譯方法，涉及到一個(gè)圖形化衛(wèi)式命令演算GCC_graph自動(dòng)編譯生成可執(zhí)行多任務(wù)Ada/C代碼方法，對(duì)于設(shè)計(jì)人員輸入的GCC_graph程序，該編譯器自動(dòng)將其編譯生成相應(yīng)的可執(zhí)行多任務(wù)Ada/C代碼。該編譯器的所有功能由函數(shù)式程序設(shè)計(jì)語(yǔ)言CAML編程實(shí)現(xiàn)，由于CAML是一種安全的語(yǔ)言，CAML程序在執(zhí)行之前由自身編譯器進(jìn)行驗(yàn)證。此外，本發(fā)明設(shè)計(jì)的編譯器使用模塊化結(jié)構(gòu)，一旦程序發(fā)生改變，我們只需要修改對(duì)應(yīng)模塊的代碼。

技術(shù)領(lǐng)域

本發(fā)明涉及到一種基于圖形化衛(wèi)式命令演算的多任務(wù)編譯方法，尤其涉及一個(gè)圖形化衛(wèi)式命令演算語(yǔ)言GCC_graph編譯生成可執(zhí)行多任務(wù)Ada/C代碼方法。

背景技術(shù)

同步方法被廣泛用于實(shí)時(shí)嵌入式軟件的設(shè)計(jì)和驗(yàn)證，尤其是安全關(guān)鍵系統(tǒng)(Safety-Critial Systems)，因?yàn)檫@類系統(tǒng)對(duì)實(shí)時(shí)性、可靠性和安全性等關(guān)鍵性質(zhì)要求非常嚴(yán)格。安全關(guān)鍵嵌入式系統(tǒng)是一類反應(yīng)式系統(tǒng)(Reactive System)，因?yàn)樗粩鄬?duì)環(huán)境中的輸入事件反應(yīng)，及時(shí)的產(chǎn)生結(jié)果并輸出。反應(yīng)式系統(tǒng)必須保證自身輸入輸出規(guī)約的功能正確性和時(shí)間約束的時(shí)序正確性，而同步方法，基于同步假設(shè)理論(synchronyhypothesis)，可以保證程序的確定性和并發(fā)性。因此，同步方法廣泛被用于安全關(guān)鍵系統(tǒng)建模。

同步方法，基于數(shù)學(xué)基礎(chǔ)，通過(guò)抽象化實(shí)時(shí)關(guān)系來(lái)簡(jiǎn)化系統(tǒng)，使用離散時(shí)刻的嚴(yán)格邏輯概念來(lái)替代。這種抽象的核心概念稱為同步或者同步假設(shè)。一般來(lái)說(shuō)，同步假設(shè)將連續(xù)的時(shí)間劃分為沒(méi)有事件或者計(jì)算發(fā)生的離散時(shí)刻。在這個(gè)假設(shè)下，設(shè)計(jì)人員不需要關(guān)注計(jì)算的時(shí)間開(kāi)銷，只假定計(jì)算過(guò)程在下一個(gè)時(shí)刻開(kāi)始之前完成。只要最終系統(tǒng)足夠快來(lái)滿足同步假設(shè)的假定，這保證系統(tǒng)行為模型平臺(tái)無(wú)關(guān)。

隨著安全關(guān)鍵嵌入式系統(tǒng)對(duì)性能需求的不斷增加，使用多核處理器來(lái)替代單核成為趨勢(shì)。然而在安全關(guān)鍵領(lǐng)域應(yīng)用多核處理器將面臨諸多挑戰(zhàn)，保證程序運(yùn)行的時(shí)間可預(yù)測(cè)性是其中一個(gè)主要挑戰(zhàn)問(wèn)題。時(shí)間可預(yù)測(cè)性涉及程序分析和執(zhí)行平臺(tái)分析。對(duì)于后者，由于多核處理器中因線程調(diào)度、共享Cache和置換算法造成時(shí)間可預(yù)測(cè)難以分析，學(xué)術(shù)界提出了設(shè)計(jì)適合實(shí)時(shí)分析的時(shí)間可預(yù)測(cè)處理器架構(gòu)的解決思路，并已實(shí)現(xiàn)PRET-ARM和JavaOptimized Processor(JOP)等時(shí)間可預(yù)測(cè)處理器。目前，大多數(shù)關(guān)于時(shí)間可預(yù)測(cè)性的已有研究主要關(guān)注多核處理器及其上編譯的調(diào)整和優(yōu)化，而較少研究保證時(shí)間可預(yù)測(cè)性質(zhì)的多任務(wù)代碼生成方法。

隨著多核處理器在航空航天、核電站這類安全關(guān)鍵領(lǐng)域逐漸被廣泛應(yīng)用，如何保證這類系統(tǒng)的實(shí)時(shí)性、安全性和可靠性成為迫切需要解決的難題。因此出現(xiàn)了相關(guān)建模語(yǔ)言如分析設(shè)計(jì)與建模語(yǔ)言AADL和同步語(yǔ)言等。