[發(fā)明專利]電壓產(chǎn)生裝置及其校準(zhǔn)方法

有效

• 申請?zhí)枺?/td>: 201810039600.7
• 申請日: 2018-01-16
• 公開（公告）號: CN110045778B
• 公開（公告）日: 2020-07-31
• 發(fā)明（設(shè)計(jì)）人: 王偉;費(fèi)曉冬
• 申請（專利權(quán)）人: 智原科技股份有限公司
• 主分類號: G05F1/625
• 分類號: G05F1/625
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 王珊珊

1.一種電壓產(chǎn)生裝置，其特征在于，包括：

帶隙電路，包含斬波放大器與至少一個(gè)帶隙電路電阻，所述帶隙電路提供帶隙電壓；

穩(wěn)壓器電路，耦接至所述帶隙電路以接收所述帶隙電壓，依據(jù)所述帶隙電壓來對應(yīng)產(chǎn)生輸出電壓，其中所述穩(wěn)壓器電路包含至少一個(gè)穩(wěn)壓器電阻；以及

校準(zhǔn)電路，耦接至所述帶隙電路以接收所述帶隙電壓，耦接至所述穩(wěn)壓器電路以接收所述輸出電壓，其中

于校準(zhǔn)期間的第一階段，所述校準(zhǔn)電路檢測所述帶隙電壓并且依照所述帶隙電壓對應(yīng)設(shè)定所述至少一個(gè)帶隙電路電阻中的至少一個(gè)電阻的阻值，以及

于所述校準(zhǔn)期間的第二階段，所述校準(zhǔn)電路檢測所述輸出電壓并且依照所述輸出電壓對應(yīng)設(shè)定所述至少一個(gè)穩(wěn)壓器電阻中的至少一個(gè)電阻的阻值，

其中所述校準(zhǔn)電路于所述校準(zhǔn)期間的所述第一階段提供時(shí)鐘信號給所述斬波放大器，以及于所述校準(zhǔn)期間的所述第二階段與正常操作期間不提供所述時(shí)鐘信號給所述斬波放大器。

2.根據(jù)權(quán)利要求1所述的電壓產(chǎn)生裝置，其特征在于，所述斬波放大器包括：

路由電路，具有第一輸入端、第二輸入端、第一輸出端、第二輸出端與控制端，其中所述路由電路的所述控制端耦接至所述校準(zhǔn)電路以接收所述時(shí)鐘信號，當(dāng)所述時(shí)鐘信號為第一邏輯準(zhǔn)位時(shí)所述路由電路的所述第一輸入端電性連接至所述路由電路的所述第一輸出端以及所述路由電路的所述第二輸入端電性連接至所述路由電路的所述第二輸出端，以及當(dāng)所述時(shí)鐘信號為第二邏輯準(zhǔn)位時(shí)所述路由電路的所述第一輸入端電性連接至所述路由電路的所述第二輸出端以及所述路由電路的所述第二輸入端電性連接至所述路由電路的所述第一輸出端；以及

運(yùn)算放大器，具有第一輸入端、第二輸入端與輸出端，其中所述運(yùn)算放大器的所述第一輸入端耦接至所述路由電路的所述第一輸出端，所述運(yùn)算放大器的所述第二輸入端耦接至所述路由電路的所述第二輸出端，以及所述運(yùn)算放大器的所述輸出端作為所述斬波放大器的輸出端。

3.根據(jù)權(quán)利要求1所述的電壓產(chǎn)生裝置，其特征在于，所述至少一個(gè)帶隙電路電阻包括第一電阻、第二電阻、第三電阻與第四電阻，所述第二電阻的第一端耦接至所述第一電阻的第一端，所述第二電阻的第二端耦接至所述斬波放大器的第一輸入端，所述第一電阻的第二端耦接至所述斬波放大器的第二輸入端，所述第三電阻的第一端耦接至所述第一電阻的所述第二端，所述第四電阻的第一端耦接至所述斬波放大器的輸出端，所述第四電阻的第二端耦接至所述第一電阻的所述第一端，所述帶隙電路還包括：

第一晶體管，所述第一晶體管的第一端耦接至所述第三電阻的第二端，所述第一晶體管的第二端與控制端耦接至參考電壓；

第二晶體管，所述第二晶體管的第一端耦接至所述第二電阻的所述第二端，所述第二晶體管的第二端與控制端耦接至所述參考電壓；以及

低通濾波電路，所述低通濾波電路的輸入端耦接至所述斬波放大器的所述輸出端，所述低通濾波電路的輸出端輸出所述帶隙電壓給所述穩(wěn)壓器電路。

4.根據(jù)權(quán)利要求3所述的電壓產(chǎn)生裝置，其特征在于，所述低通濾波電路包括：

電阻，所述電阻的第一端耦接至所述斬波放大器的所述輸出端，所述電阻的第二端輸出所述帶隙電壓給所述穩(wěn)壓器電路；以及

電容，所述電容的第一端耦接至所述電阻的所述第二端，所述電容的第二端耦接至所述參考電壓。

5.根據(jù)權(quán)利要求1所述的電壓產(chǎn)生裝置，其特征在于，所述斬波放大器的輸出端作為所述帶隙電路的輸出端以提供所述帶隙電壓給所述穩(wěn)壓器電路，所述至少一個(gè)帶隙電路電阻包括第一電阻、第二電阻、第三電阻與第四電阻，所述第二電阻的第一端耦接至所述第一電阻的第一端，所述第二電阻的第二端耦接至所述斬波放大器的第一輸入端，所述第一電阻的第二端耦接至所述斬波放大器的第二輸入端，所述第三電阻的第一端耦接至所述第一電阻的所述第二端，所述第四電阻的第一端耦接至所述斬波放大器的所述輸出端，所述第四電阻的第二端耦接至所述第一電阻的所述第一端，所述帶隙電路還包括：

第一晶體管，所述第一晶體管的第一端耦接至所述第三電阻的第二端，所述第一晶體管的第二端與控制端耦接至參考電壓；以及

第二晶體管，所述第二晶體管的第一端耦接至所述第二電阻的所述第二端，所述第二晶體管的第二端與控制端耦接至所述參考電壓。