[發明專利]應用于比較器的自我測試電路及自我測試方法

有效

• 申請號: 201810026927.0
• 申請日: 2018-01-11
• 公開（公告）號: CN110031752B
• 公開（公告）日: 2021-05-25
• 發明（設計）人: 雷良煥;黃詩雄;陳志龍
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G01R31/317
• 分類號: G01R31/317
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 李昕巍;鄭特強

本案公開了應用于比較器的自我測試電路及自我測試方法。比較器的第一輸出端耦接第一反相器的輸入端，比較器的第二輸出端耦接第二反相器的輸入端。比較器根據時脈操作于重置階段或比較階段。自我測試方法包含：耦接第一輸出端及第二輸出端，使比較器進入測試模式；以及使比較器于測試模式下依據時脈操作于重置階段或比較階段。在測試模式下，該第一輸出端與該第二輸出端具有實質上相同的電壓。本案應用于比較器的自我測試電路及自我測試方法能夠得知比較器是否發生錯誤，并且可以在發現錯誤時選擇性地調整比較器進而降低電路發生錯誤的幾率。

技術領域

本案涉及比較器，尤其涉及應用于比較器的自我測試電路及自我測試方法。

背景技術

圖1為現有比較器的電路圖。比較器100為一個兩級式的比較器，第一級包含前置放大器110內的五個晶體管，第二級包含除了前述晶體管以外的晶體管。比較器100的第二級包含兩個正反饋連接的反相器；兩個反相器的其中一者由晶體管121a及晶體管121b構成，另一者由晶體管122a及晶體管122b構成。比較器100從第一級接收信號VIP及VIN，并且從第二級輸出信號VOP及VON。比較器100根據時脈CLK及其反相信號#CLK操作在重置階段或比較階段。當比較器100應用于某一系統時(例如模擬數字轉換器)，時脈CLK可以是該系統的操作時脈。比較器100的動作原理可以參考文獻「Michiel van Elzakker,Ed van Tuijl,Paul Geraedts,Daniel Schinkel,Eric Klumperink,and Bram Nauta“A 1.9μW 4.4fJ/Conversion-step 10b 1MS/s Charge-Redistribution ADC,”IEEE InternationalSolid-State Circuits Conference,SESSION 12,pp.244-245,Feb.2008」，于此不再贅述。在沒有錯誤的情況下，當比較器100的比較階段結束時，輸出信號VOP及輸出信號VON為反相信號。

在實際應用上，常利用緩沖電路對比較器100的輸出信號進行波形整型及提高輸出信號的驅動能力。圖2為比較器100第二級的兩個反相器與緩沖電路串接的電路圖。反相器210由晶體管121a及晶體管121b所組成，反相器220由晶體管122a及晶體管122b所組成。信號Q為緩沖電路230對輸出信號VOP進行整型及強化之后所產生的信號，信號#Q為緩沖電路240對輸出信號VON進行整型及強化之后所產生的信號。緩沖電路230及緩沖電路240可以各包含一個反相器或是數個串接的反相器。以下的說明假設信號Q與輸出信號VOP互為反相信號且信號#Q與輸出信號VON互為反相信號，并假設輸出信號VOP及輸出信號VON的電平在比較器100的重置階段皆為低電平(邏輯0)。

圖3A及圖3B為輸出信號VOP及輸出信號VON及緩沖電路的轉態電壓(transitionvoltage)的示意圖。緩沖電路的轉態電壓VTH可以是緩沖電路230或緩沖電路240的第一級的反相器的轉態電壓；第一級的反相器直接接收輸出信號VOP或輸出信號VON的反相器。當輸出信號VOP或輸出信號VON由不到轉態電壓VTH變化為超過轉態電壓VTH時(反之亦然)，信號Q或信號#Q發生電平轉換。在圖3A及圖3B中，時間T0至T3為比較器100的其中一個比較階段，在比較階段開始之前，輸出信號VOP與輸出信號VON的電壓相等(也就是信號Q與信號#Q的電壓相等)。