[發明專利]半導體結構的制造方法

有效

• 申請號: 201210273265.X
• 申請日: 2012-08-02
• 公開（公告）號: CN103579121A
• 公開（公告）日: 2014-02-12
• 發明（設計）人: 徐震球;賴東明;薛凱安;黃銘德
• 申請（專利權）人: 鉅晶電子股份有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體結構的制造方法，包括：

提供一基底，該基底具有晶胞區及邏輯電路區；

在該晶胞區及該邏輯電路區的該基底上依序形成一氧化材料層及一第一導體材料層；

進行一圖案化步驟，以在該晶胞區的該基底上形成一第一堆疊結構以及在該邏輯電路區的該基底上形成一第二堆疊結構；

在該第一堆疊結構的側壁上形成一第一間隙壁以及于該第二堆疊結構的側壁上形成一第二間隙壁；

在該第一堆疊結構兩側的該基底中形成至少二第一摻雜區以及于該第二堆疊結構兩側的該基底中形成二第二摻雜區；以及

至少于該第一堆疊結構上形成一介電層及一第二導體層，其中該晶胞區中的該第一堆疊結構、該介電層及該第二導體層構成一電荷存儲結構，且該第二堆疊結構為一邏輯晶體管。

2.如權利要求1所述的半導體結構的制造方法，其中于進行該圖案化步驟的步驟中，同時于該基底的該晶胞區的該第一堆疊結構的一側形成一選擇晶體管，

其中于形成該第一間隙壁及該第二間隙壁的步驟中，同時于該選擇晶體管的側壁上形成一第三間隙壁，以及

其中該些第一摻雜區還形成于該選擇晶體管兩側的該基底中，該電荷存儲結構與該選擇晶體管共用一個第一摻雜區。

3.如權利要求1所述的半導體結構的制造方法，其中該介電層為單層結構或多層結構。

4.如權利要求1所述的半導體結構的制造方法，其中該介電層及該第二導體層還沿著該第一堆疊結構的側壁延伸至該晶胞區的該第一堆疊結構的一側的該基底上，且

其中該些第一摻雜區配置于該第二導體層兩側的該基底中。

5.如權利要求4所述的半導體結構的制造方法，其中該介電層為單層結構。

6.如權利要求1所述的半導體結構的制造方法，其中該基底還具有一電阻器區。

7.如權利要求6所述的半導體結構的制造方法，其中在進行該圖案化步驟的步驟中，同時在該電阻器區的該基底上形成一第三堆疊結構，

其中在形成該第一間隙壁及該第二間隙壁的步驟中，同時在該第三堆疊結構的側壁上形成一第三間隙壁，且

其中該介電層與該第二導體層還形成于該第三堆疊結構上且曝露出該第三堆疊結構的部分上表面。

8.如權利要求7所述的半導體結構的制造方法，還包括在該電荷存儲結構的側壁上形成一第四間隙壁、在該第二堆疊結構的側壁上形成一第五間隙壁、以及在該第三堆疊結構上的該介電層與該第二導體層的側壁上形成一第六間隙壁；以及

至少于該電荷存儲結構的上表面、該第二堆疊結構的上表面、該第三堆疊結構的部分上表面、以及該第三堆疊結構上的該第二導體層的上表面上形成一金屬硅化物層。

9.如權利要求8所述的半導體結構的制造方法，其中該金屬硅化物層的材料包括硅化鈷。

10.如權利要求8所述的半導體結構的制造方法，還包括形成兩個導體插塞與該第三堆疊結構上的該金屬硅化物層電連接。

11.如權利要求6所述的半導體結構的制造方法，其中該介電層與該第二導體層還于該電阻器區的該基底上形成一第三堆疊結構。

12.如權利要求11所述的半導體結構的制造方法，還包括在該電荷存儲結構的側壁上形成一第三間隙壁、在該第二堆疊結構的側壁上形成一第四間隙壁、以及在該第三堆疊結構的側壁上形成一第五間隙壁；以及

至少在該電荷存儲結構的上表面、該第二堆疊結構的上表面、以及該第三堆疊結構的上表面上形成一金屬硅化物層。

13.如權利要求12所述的半導體結構的制造方法，其中該金屬硅化物層的材料包括硅化鈷。

14.如權利要求12所述的半導體結構的制造方法，其中該金屬硅化物層還形成于該第三堆疊結構的兩側的該基底上。

15.如權利要求14所述的半導體結構的制造方法，還包括形成兩個導體插塞與該第三堆疊結構的兩側的該基底上的該金屬硅化物層電連接。

16.如權利要求1所述的半導體結構的制造方法，其中該基底還具有電容器區。