[發明專利]一種電源鉗位ESD保護電路

在審

• 申請號: 201810014840.1
• 申請日: 2018-01-08
• 公開（公告）號: CN108306271A
• 公開（公告）日: 2018-07-20
• 發明（設計）人: 王于波;龐振江;王崢;王海寶;郭彥;李勝芳;林秀龍
• 申請（專利權）人: 北京智芯微電子科技有限公司;江蘇多維科技有限公司
• 主分類號: H02H9/04
• 分類號: H02H9/04
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 孫仿衛;李萍

本發明公開了一種電源鉗位ESD保護電路，包括ESD上升時間檢測電路、施密特觸發器、主放電MOS管柵壓控制電路、主放電MOS管，所述的電源鉗位ESD保護電路，只檢測ESD電壓的上升時間段，所述主放電MOS管工作于線性區。本發明通過檢測電源鉗位主ESD器件的電壓上升時間，配合放電回路，實現了集成電路的ESD保護，且電路中只需要極小的電容，因此可以極大地減小集成電路的面積，使集成電路具有更高效的面積使用率，具有良好的工藝兼容性。同時，對電源電壓毛刺也具有較大的容差能力。

技術領域

本發明涉及磁性傳感器領域，特別涉及一種電源鉗位ESD保護電路。

背景技術

現有的VDD到地的ESD（靜電釋放）方案中，通常使用了電容和放電電阻，電容用于吸收高頻的ESD尖峰，放電電阻則是將ESD的能量以發熱的形式消耗掉。由于ESD電壓能達到數千伏，因此必須使用較大容值的電容才能承受較高的ESD電壓。

在現有的電源鉗位ESD保護電路中，大容值的電容占據的面積很大，且由于放電器件為表面效應的MOS器件，導電能力不高，ESD保護效率較低。

發明內容

針對上述技術問題，本發明的目的是提供一種新型的電源鉗位ESD保護電路，其電容較小、提高了放電效率。

為達到上述目的本發明采用如下技術方案：

一種電源鉗位ESD保護電路，包括ESD上升時間檢測電路、施密特觸發器、主放電MOS管柵壓控制電路、主放電MOS管，

所述的電源鉗位ESD保護電路，只檢測ESD電壓的上升時間段，

所述主放電MOS管工作于線性區。

在一些實施例中，所述ESD上升時間檢測電路在有較大ESD電壓時，輸出信號為高電平；在無較大ESD電壓時，輸出信號為低電平。

在一些實施例中，所述施密特觸發器的輸入端連接至所述ESD上升時間檢測電路的輸出端，在有較大ESD電壓時，所述施密特觸發器的輸出信號為低電平；在無較大ESD電壓時，所述施密特觸發器的輸出信號為高電平。

在一些實施例中，所述主放電MOS管柵壓控制電路的輸入端連接至所述施密特觸發器的輸出端，在有較大ESD電壓時，所述主放電MOS管柵壓控制電路輸出信號為高電平；無較大ESD電壓時，所述主放電MOS管柵壓控制電路輸出信號為低電平。

在一些實施例中，所述主放電MOS管是NMOS，所述NMOS的基極連接至主放電MOS管柵壓控制電路的輸出端，所述NMOS的漏極連接至電源，所述NMOS的源極連接至系統地。

在一些實施例中，所述主放電MOS管在無ESD電壓時工作于截止區。

與現有技術相比，本發明具有如下有益效果：

放電期間，放電MOS管工作于線性區，提高了放電能力。由于只檢測上電時間段，不需要大電容，減小了電源鉗位電路的面積，提高了硅片的使用效率。

附圖說明

圖1是根據本發明的一種新型的電源鉗位ESD保護電路的整體結構圖

圖2是ESD上升時間檢測電路的電路圖

圖3是施密特觸發器的電路圖

圖4是主放電MOS管柵壓控制的電路圖

圖5是主放電MOS管的原理圖

具體實施方式