[發明專利]同步分布式多節點代碼執行的系統和方法有效
| 申請號: | 201780090777.3 | 申請日: | 2017-05-18 |
| 公開(公告)號: | CN110914806B | 公開(公告)日: | 2022-06-14 |
| 發明(設計)人: | 亞歷山大·克拉夫索夫;吳祖光;什洛莫·蓬格拉茨;拉米·茨卡里埃;錫安·高爾 | 申請(專利權)人: | 華為技術有限公司 |
| 主分類號: | G06F9/52 | 分類號: | G06F9/52 |
| 代理公司: | 北京同達信恒知識產權代理有限公司 11291 | 代理人: | 李欣 |
| 地址: | 518129 廣東*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 同步 分布式 節點 代碼 執行 系統 方法 | ||
一種同步分布式系統,包括至少一個硬件處理器,用于:指示多個受監控硬件處理器開始執行至少一個受監控代碼,所述至少一個受監控代碼包括計算步驟序列;從所述多個受監控硬件處理器中的一個接收與時間周期相關聯的進度指示;根據所述進度指示更新代碼進度指示集;使用所述代碼進度指示集對所述多個受監控硬件處理器中的一個計算同步延遲;將所述同步延遲發送到所述多個受監控硬件處理器中的所述一個,以允許所述多個受監控硬件處理器中的所述一個在所述計算步驟序列的每兩個連續計算步驟之間停止執行,以達到與所述同步延遲一致的時間間隔。
背景技術
本發明在其一些實施例中涉及一種用于在多個硬件處理器上同步分布式代碼執行的系統,更具體地但不限于,涉及一種用于在多個硬件處理器上同步分布式模擬代碼執行的系統。
在多個硬件處理器上運行分布式代碼時,可能需要在運行所述分布式代碼的所述多個硬件處理器中的一些硬件處理器之間進行同步。當所述分布式代碼是用于模擬系統的代碼時,所述分布式代碼通常包括多個模擬引擎;每個模擬引擎都是執行模擬所述系統一部分的代碼的軟件對象。例如,通常使用多個硬件處理器執行的多個模擬引擎對包含多個連接網絡節點的大規模數字通信網絡實現軟件模擬,其中,所述多個硬件處理器中的每一個執行模擬所述多個連接網絡節點中的一些節點的代碼。為了正確模擬所述大規模數字通信網絡的行為,需要同步所述多個硬件處理器執行的所述多個模擬引擎的進度。例如,當所述模擬大規模數字通信網絡的第一模擬網絡節點向所述模擬大規模數字通信網絡的第二模擬網絡節點發送消息時,可能需要停止執行硬件處理器執行待模擬所述第二模擬網絡節點的代碼,直到另一個硬件處理器執行的所述待模擬第一模擬網絡節點的代碼使用所述模擬大規模數字通信網絡向所述第二模擬網絡實體發送消息。
發明內容
本發明的目的是提供一種用于在多個硬件處理器上同步分布式代碼執行的系統和方法。
上述及其它目的通過獨立權利要求的特征來實現。進一步的實現方式在從屬權利要求、具體說明和附圖中顯而易見。
根據本發明的第一方面,一種同步分布式系統,包括至少一個硬件處理器,用于:指示多個受監控硬件處理器開始執行至少一個受監控代碼,所述至少一個受監控代碼包括計算步驟序列;從所述多個受監控硬件處理器中的一個接收與時間周期相關聯的進度指示;根據所述進度指示更新代碼進度指示集;使用所述代碼進度指示集對所述多個受監控硬件處理器中的一個計算同步延遲;將所述同步延遲發送到所述多個受監控硬件處理器中的所述一個,以允許所述多個受監控硬件處理器中的所述一個在所述計算步驟序列的每兩個連續計算步驟之間停止執行,以達到與所述同步延遲一致的時間間隔。通過使所述多個受監控硬件處理器中的一個對于所述多個受監控硬件處理器中的其它受監控硬件處理器獨立停止執行,可以在所述多個受監控硬件處理器之間實現同步,且不引入因等待從所有所述多個監控硬件接收進度指示而引起的延遲。此外,計算受監控硬件處理器的專用同步延遲,可以為所述多個受監控硬件處理器中的每個受監控硬件處理器選擇最佳同步延遲,從而最大限度地減少執行使用其它方案時引入的所述至少一個受監控代碼的延遲。
根據本發明的第二方面,一種用于同步分布式系統的方法包括在同步控制器上:指示多個受監控硬件處理器開始執行至少一個受監控代碼,所述至少一個受監控代碼包括計算步驟序列;從所述多個受監控硬件處理器中的一個接收與時間周期相關聯的進度指示;根據所述進度指示更新代碼進度指示集;使用所述代碼進度指示集對所述多個受監控硬件處理器中的一個計算同步延遲;將所述同步延遲發送到所述多個受監控硬件處理器中的所述一個。
根據本發明的第三方面,一種用于調整受監控硬件處理器執行速度的方法包括:在所述受監控硬件處理器上:執行計算步驟;增加步驟計數器;向同步控制器發送與時間周期相關聯的所述步驟計數器的值;從所述同步控制器接收同步延遲值;計算與所述同步延遲值一致的時間間隔;執行其它計算步驟序列,并且在所述其它計算步驟序列的每兩個連續計算步驟之間的所述時間間隔內停止執行。在每兩個連續計算步驟的執行之間,按照與從同步控制器接收到的同步延遲一致的時間間隔,對受監控硬件處理器停止執行,能夠持續調整受監控硬件處理器上的執行進度。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華為技術有限公司,未經華為技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201780090777.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:制冷循環裝置
- 下一篇:一種優化的大片段DNA提取方法





