[發明專利]計算處理裝置和信息處理系統

有效

• 申請號: 201780084019.0
• 申請日: 2017-10-13
• 公開（公告）號: CN110383259B
• 公開（公告）日: 2023-05-16
• 發明（設計）人: 上島淳;岡田隆宏;弓場廷昭;松本顯;土田真一
• 申請（專利權）人: 索尼半導體解決方案公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛

1.一種計算處理裝置，包括：

專用存儲器，存儲與處理器的地址空間不同的專用區域；

數據傳輸單元，在所述地址空間與所述專用存儲器之間進行數據項的傳輸處理；

計算處理單元，進行存儲在所述專用存儲器中的所述數據項之間的計算處理；

命令寄存器組，在每個寄存器中保持從所述處理器接收的命令列的每個命令；

狀態機，管理所述數據傳輸單元和所述計算處理單元中的處理的狀態；以及

控制單元，控制所述命令寄存器組以保持所述命令，并且控制所述命令寄存器組根據所述狀態將所述命令寄存器組保持的命令饋送到所述數據傳輸單元和所述計算處理單元中的任一者，

其中，

所述命令寄存器組包括多個子寄存器組，并且

當從所述處理器接收多個命令列時，所述控制單元控制使得多個子寄存器組中的每個保持不同命令列。

2.根據權利要求1所述的計算處理裝置，其中，

所述狀態機根據對應于所述命令列的預定數量的命令使所述狀態轉移以管理所述狀態。

3.根據權利要求1所述的計算處理裝置，其中，

所述命令列包括進行將所述數據項從所述地址空間傳輸到所述專用存儲器的第一數據傳輸處理的命令、進行存儲在所述專用存儲器中的所述數據項之間的計算處理的命令以及進行將所述數據項從所述專用存儲器傳輸到所述地址空間的第二數據傳輸處理的命令，

當輸入進行所述第一數據傳輸處理的命令時，所述狀態機轉移到執行進行所述第一數據傳輸處理的命令的狀態，當經過進行所述第一數據傳輸處理的命令所需的時間時，所述狀態機轉移到執行進行所述計算處理的命令的狀態，并且當經過進行所述計算處理的命令所需的時間時，所述狀態機轉移到執行進行所述第二數據傳輸處理的命令的狀態。

4.根據權利要求1所述的計算處理裝置，其中，

所述控制單元控制使得不同命令列的命令被專有地饋送到所述數據傳輸單元和所述計算處理單元。

5.根據權利要求1所述的計算處理裝置，其中，

所述狀態機管理特定于相應的不同命令列的狀態。

6.根據權利要求1所述的計算處理裝置，其中，

所述狀態機在管理所述多個命令列的狀態時根據對應于所述多個命令列中的一個命令列的預定數量的命令并且根據其他命令列的狀態來轉移所述多個命令列中的一個命令列的狀態。

7.根據權利要求1所述的計算處理裝置，其中，

所述多個命令列中的每個命令列包括進行將所述數據項從所述地址空間傳輸到所述專用存儲器的第一數據傳輸處理的命令、進行存儲在所述專用存儲器中的所述數據項之間的計算處理的命令以及進行將所述數據項從所述專用存儲器傳輸到所述地址空間的第二數據傳輸處理的命令，

當經過進行所述多個命令列中的要第一處理的命令列的所述第一數據傳輸處理的命令所需的時間時，所述狀態機態轉移到執行進行所述多個命令列中的要第二處理的命令列的所述第一數據傳輸處理的命令的狀態，當經過進行所述要第一處理的命令列的所述計算處理的命令所需的時間時，所述狀態機轉移到執行進行所述要第二處理的命令列的所述計算處理的命令的狀態，并且當經過進行所述要第一處理的命令列的所述計算處理的命令所需的時間時，所述狀態機轉移到執行進行所述要第一處理的命令列的所述第二數據傳輸處理的命令的狀態。

8.根據權利要求7所述的計算處理裝置，其中，

當經過進行所述要第一處理的命令列的所述計算處理的命令所需的時間時，或者轉移到進行所述要第一處理的命令列的所述計算處理的命令結束的狀態時，所述狀態機轉移到執行進行所述要第二處理的命令列的所述計算處理的命令的狀態。

9.一種信息處理系統，包括：處理器；計算處理裝置以及共享存儲器，所述共享存儲器存儲所述處理器的地址空間并且也能夠從所述計算處理裝置訪問，

所述計算處理裝置包括

專用存儲器，存儲與處理器的地址空間不同的專用區域，

數據傳輸單元，在所述地址空間與所述專用存儲器之間進行數據項的傳輸處理，

計算處理單元，進行存儲在所述專用存儲器中的所述數據項之間的計算處理，

命令寄存器組，在每個寄存器中保持從所述處理器接收的命令列的每個命令，

狀態機，管理所述數據傳輸單元和所述計算處理單元中的處理的狀態，以及

控制單元，控制所述命令寄存器組以保持所述命令，并且控制所述命令寄存器組根據所述狀態將所述命令寄存器組保持的命令饋送到所述數據傳輸單元和所述計算處理單元中的任一者，其中，

所述命令寄存器組包括多個子寄存器組，并且

當從所述處理器接收多個命令列時，所述控制單元控制使得多個子寄存器組中的每個保持不同命令列。