[發明專利]數據處理裝置

有效

• 申請號: 201780070136.1
• 申請日: 2017-12-18
• 公開（公告）號: CN109952739B
• 公開（公告）日: 2022-03-25
• 發明（設計）人: 人形洋一;坂本洋
• 申請（專利權）人: HOYA株式會社
• 主分類號: H04L7/04
• 分類號: H04L7/04;A61B1/045;G02B23/24;H04N19/44
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 潘樹志

在從數據位串的過采樣到解調的一系列處理中，降低抖動、噪聲的影響，進行正確的數據解碼處理(字對齊處理)，實現數據質量的提高。過采樣部對數據位串的各數據位進行過采樣并輸出。解調部通過選擇過采樣后的數據位串的各數據位的一部分，從而對過采樣后的數據位串進行解調。同步碼檢測部檢測與解調后的數據位串的字對齊模式相應的同步碼。字對齊處理部在依照同步碼的字對齊鎖定狀態下，從解調后的數據位串中去除起始位和結束位。錯誤檢測部基于將解調后的數據位串的起始位和結束位的2位和與其對應的錯誤判定用位的2位合起來的4位的數據，執行字對齊處理的錯誤檢測(參照圖2)。

技術領域

本發明涉及數據處理裝置。

背景技術

在電子內窺鏡、電子內窺鏡系統中，傳輸由攝像元件獲取到的圖像數據并對其進行處理。圖像數據的處理例如除了通過利用8b/10b等編碼算法的高速串行傳輸方式執行以外，還可以通過利用時鐘嵌入的廉價算法即嵌入式時鐘方式來執行。

在嵌入式時鐘方式中，傳輸包括起始位和結束位并打包的數據位串，在接收側，按照適于數據位串的字對齊模式，執行將起始位和結束位去除的數據解碼處理(字對齊處理)。執行數據解碼處理(字對齊處理)的數據解碼電路(字對齊電路)例如安裝于FPGA(Field Programmable Gate Array：現場可編程門陣列)的用戶區域。

在先技術文獻

專利文獻

專利文獻1：特開2009-201540號公報

專利文獻2：特開2014-110843號公報

專利文獻3：特開2014-110855號公報

發明內容

發明要解決的技術問題

在這樣的數據解碼處理(字對齊處理)中，需要從處理對象的數據中準確地檢測同步碼來輸出具有可靠性的數據(字對齊后的數據)。

本公開是鑒于這樣的狀況而完成的，提供能夠高精度地進行數據解碼處理(字對齊處理)并實現數據質量的提高的數據處理技術。

用于解決技術問題的方案

為了解決上述技術問題，本實施方式的數據處理裝置具有：過采樣部，被輸入數據位串，并對數據位串的各數據位進行過采樣并輸出；解調部，通過選擇過采樣后的數據位串的各數據位的一部分，從而對過采樣后的數據位串進行解調；數據保持部，至少具有與數據位串的字對齊模式相應的位寬，數據保持部存儲數據位串；同步碼檢測部，通過一邊在數據保持部中使數據位串移位，一邊比較字對齊模式和同步碼，從而從字對齊模式中檢測同步碼；以及字對齊處理部，在依照同步碼的字對齊鎖定狀態下，從所述數據位串中去除起始位和結束位。

從本說明書的描述、附圖中可以得知與本公開相關的更多特征。另外，本公開通過構成部分和多種構成部分的組合以及以后的詳細描述和所附權利要求書的方式來達成并實現。

本說明書的描述僅是典型的例示，需要理解的是，權利要求書或應用例在任何意義上均沒有進行限定。

發明效果

根據本公開，能夠高精度地進行數據解碼處理(字對齊處理)，實現數據質量的提高。

附圖說明

圖1是表示輸入到根據實施方式的數據處理裝置的圖像數據的格式的一例的概念圖。

圖2是表示第一實施方式的數據處理裝置1的構成例的框圖。

圖3是表示由過采樣部10進行的過采樣的一例的概念圖。

圖4是表示邊沿選擇電路20對過采樣后的數據位串進行解調的一例的概念圖。

圖5是表示由輸出數據生成部30進行的數據輸入輸出處理的一例的第一概念圖。