[發明專利]用于執行用于復數的融合乘-加指令的系統和方法

在審

• 申請號: 201780058729.6
• 申請日: 2017-08-09
• 公開（公告）號: CN109791488A
• 公開（公告）日: 2019-05-21
• 發明（設計）人: R·S·杜波茨夫;R·凡倫天;J·考博爾;M·吉爾卡爾;E·烏爾德-阿邁德-瓦爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F7/48
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 李煒;黃嵩泉

1.一種處理器，包括：

取出電路，用于從指令存儲取出指令，所述指令的格式包括操作碼、第一源操作數標識符、第二源操作數標識符和目的地操作數標識符，其中，每個標識符用于標識存儲包括至少一個復數元素的緊縮數據的位置，其中，每個復數元素位置包括實部和虛部；

解碼電路，用于對所述指令解碼；

數據檢取電路，用于檢取與所述第一源操作數標識符和所述第二源操作數標識符相關聯的數據；以及

執行電路，用于：對于所標識的第一源操作數和第二源操作數的每個緊縮數據元素位置，交叉相乘實部和虛部以生成四個乘積：實部的乘積、虛部的乘積以及兩個混合乘積；通過根據所述指令對所述四個乘積求和來生成復數結果；以及將所述復數結果存儲到所標識的目的地操作數的對應位置。

2.如權利要求1所述的處理器，其中，所述指令包括向量復數融合乘加，并且其中，所述執行電路用于：

通過從實部的乘積減去虛部的乘積來生成所述復數結果的實部；

通過將所述兩個混合乘積相加來生成所述復數結果的虛部；以及

將所述復數結果寫入所述目的地操作數的對應緊縮數據元素位置。

3.如權利要求1所述的處理器，其中，所述指令包括向量復數融合共軛乘加，并且其中，所述執行電路用于：

通過將虛部的乘積與實部的乘積相加來生成所述復數結果的實部；

通過從所述兩個混合乘積中的一個減去所述兩個混合乘積中的另一個來生成所述復數結果的虛部；以及

將所述復數結果寫入所述目的地操作數的對應緊縮數據元素位置。

4.如權利要求1-3中的任一項所述的處理器，其中，所述指令的所述格式進一步包括寫掩碼，所述寫掩碼的每個位用于控制：是否將每個產生的實部和虛部寫入所述目的地操作數的對應緊縮數據元素位置；或者所述目的地操作數的對應緊縮數據元素位置是否將保持不變。

5.如權利要求1-3中的任一項所述的處理器，其中，所標識的第一源操作數和第二源操作數包括至少兩個復數，并且其中，所述執行電路用于：一次對一個復數元素串行地生成所標識的目的地操作數的每個對應緊縮數據元素位置。

6.如權利要求1-3中的任一項所述的處理器，其中，所標識的第一源操作數和第二源操作數包括至少兩個復數，并且其中，所述執行電路用于：并行地生成所標識的目的地操作數的每個對應緊縮數據元素位置。

7.如權利要求6所述的處理器，其中，所述執行電路用于：在單個時鐘周期內對至少兩個元素執行所述經解碼的指令。

8.如權利要求2所述的處理器，其中，所標識的第一源操作數和第二源操作數是標量值且各自包括單個復數。

9.如權利要求1-3中的任一項所述的處理器，其中，所標識的第一操作數和第二操作數以及所標識的目的地操作數的元素的寬度由所述操作碼的前綴確定。

10.如權利要求1-3中的任一項所述的處理器，其中，所標識的第一操作數和第二操作數以及所標識的目的地操作數的元素數量由所述操作碼確定。

11.一種方法，包括：

從指令存儲取出指令，所述指令的格式包括操作碼、第一源操作數標識符、第二源操作數標識符和目的地操作數標識符，其中，標識符中的每個標識符用于標識存儲包括至少一個復數的緊縮數據的位置，所述復數包括與實部和虛部對應的值對；

對所述指令解碼；

檢取與所述第一源操作數標識符和所述第二源操作數標識符相關聯的數據；以及

執行經解碼的指令，以：對于所標識的第一源操作數和第二源操作數的每個緊縮數據元素位置，交叉相乘實部和虛部以生成四個乘積：實部的乘積、虛部的乘積以及兩個混合乘積；通過根據所述指令對所述四個乘積求和來生成復數結果；以及將所述復數結果存儲到所標識的目的地操作數的對應位置。