[發明專利]在塊原子數據流架構中提供存儲器相依性預測

有效

• 申請號: 201780056834.6
• 申請日: 2017-08-22
• 公開（公告）號: CN109716292B
• 公開（公告）日: 2023-01-24
• 發明（設計）人: 何辰瀚;G·M·賴特
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

本發明公開在塊原子數據流架構中提供存儲器相依性預測。在一個方面中，提供一種存儲器相依性預測電路。所述存儲器相依性預測電路包括配置成存儲多個預測器表條目的預測器表，所述預測器表條目各自包括存儲指令標識符、塊達到組和加載組。使用這一數據，所述存儲器相依性預測電路在通過執行管道提取指令塊后確定所述指令塊是否含有達到相依加載指令的存儲指令。如果是，那么將所述存儲指令標記為具有待喚醒的相依加載指令。在一些方面，所述存儲器相依性預測電路配置成確定所述指令塊是否含有由存儲指令達到的相依加載指令。如果是，那么所述存儲器相依性預測電路延遲所述相依加載指令的執行。

優先權申請

本申請案要求2016年9月19日申請且標題為“在塊原子數據流架構中提供存儲器相依性預測(PROVIDING MEMORY DEPENDENCE PREDICTION IN BLOCK-ATOMIC DATAFLOWARCHITECTURES)”的美國專利申請案第15/269,254號的優先權，所述申請案以全文引用的方式并入本文中。

技術領域

本公開的技術大體上涉及存儲器相依性預測，且確切地說，涉及塊原子數據流架構中的存儲器相依性預測。

背景技術

如本文中所使用，“塊原子數據流架構”是一種計算機架構，其中計算機程序細分為數據流指令塊，所述數據流指令塊中的每一者包括以群組形式進行原子級提取、執行和提交的多個數據流指令。數據流指令按通過輸入操作數的可用性確定的順序執行(亦即，無論數據流指令的程序順序如何，一旦其輸入操作數全部可用就允許執行數據流指令)。數據流指令塊內的加載指令和存儲指令進行緩沖直到數據流指令塊的執行完成為止，此時所有的加載指令和存儲指令一起提交。

為了提高系統性能，基于塊原子數據流架構的亂序處理器(out-of-orderprocessor； OoP)可采用存儲器相依性預測技術來預測在指令執行時間時，加載指令與存儲指令之間的相依性。成功的存儲器相依性預測可使得OoP能夠確保存儲指令和其相依加載指令按正確順序執行，因此避免存儲器相依性違反。存儲器相依性預測還可允許OoP推測性地執行亂序的其它加載指令和存儲指令以防止處理器暫停，所述暫停可不利地影響性能。

然而，塊原子數據流架構對存儲器相依性預測提出了獨特挑戰。由于數據流指令在數據流指令塊中的執行順序不保證對應于程序順序，因此OoP可能需要使其存儲器相依性預測基于塊層級信息而不是基于更細微的(finer-grained)指令層級信息。此外，OoP可能不能夠有效地動態地確定是否將執行或提取存儲器相依性預測所基于的加載指令。甚至搜索基于程序順序的相依加載指令和對應存儲指令可能是困難的，因為即使在提取數據流指令時在數據流指令塊中也可能不存在數據流指令的嚴格排序。類似地，當在執行存儲指令后“喚醒”相依加載指令時，OoP可能不能夠依賴于相依加載指令和其對應存儲指令的程序順序。

發明內容