[發明專利]在塊原子數據流架構中提供存儲器相依性預測

有效

• 申請號: 201780056834.6
• 申請日: 2017-08-22
• 公開（公告）號: CN109716292B
• 公開（公告）日: 2023-01-24
• 發明（設計）人: 何辰瀚;G·M·賴特
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種基于塊原子數據流架構的處理器裝置的存儲器相依性預測電路，其包括：預測器表，其配置成存儲多個預測器表條目，所述預測器表條目各自包括：

存儲指令標識符，其對應于存儲指令的示例；

塊達到組，其包括對應于至少一個指令塊的至少一個塊標識符，所述至少一個指令塊各自含有對所述存儲指令的所述示例具有存儲器相依性的一或多個相依加載指令；和

加載組，其包括對應于所述一或多個相依加載指令的一或多個加載指令標識符；

所述存儲器相依性預測電路配置成在通過執行管道提取指令塊后進行以下操作：基于所述預測器表的所述多個預測器表條目的一或多個存儲指令標識符而確定所述指令塊是否含有達到一或多個相依加載指令的一或多個存儲指令；和

響應于確定所述指令塊含有達到一或多個相依加載指令的一或多個存儲指令而將所述一或多個存儲指令標記為具有待喚醒的一或多個相依加載指令。

2.根據權利要求1所述的存儲器相依性預測電路，其進一步配置成：

基于所述預測器表的所述多個預測器表條目的一或多個塊達到組和一或多個加載組而確定所述指令塊是否含有由一或多個存儲指令達到的一或多個相依加載指令；和

響應于確定所述指令塊含有由一或多個存儲指令達到的一或多個相依加載指令而在執行所述指令塊時延遲所述一或多個相依加載指令的執行。

3.根據權利要求2所述的存儲器相依性預測電路，其進一步配置成：檢測存儲指令的執行；

確定所述存儲指令是否標記為具有待喚醒的一或多個相依加載指令；和

響應于確定將所述存儲指令標記為具有待喚醒的一或多個相依加載指令而進行以下操作：

識別所述存儲指令的一或多個延遲的相依加載指令；和

喚醒所述存儲指令的所述一或多個延遲的相依加載指令以供執行。

4.根據權利要求3所述的存儲器相依性預測電路，其配置成通過配置成進行以下操作來延遲所述一或多個相依加載指令的執行：

響應于確定所述指令塊含有由一或多個存儲指令達到的一或多個相依加載指令而基于所述預測器表來生成識別所述一或多個相依加載指令的加載延遲標記物；和

基于所述加載延遲標記物而將所述一或多個相依加載指令傳遞到延遲緩沖器。

5.根據權利要求4所述的存儲器相依性預測電路，其配置成通過配置成進行以下操作來喚醒所述存儲指令的所述一或多個延遲的相依加載指令以供執行：

基于所述預測器表而生成識別所述待喚醒的一或多個延遲的相依加載指令的喚醒掩碼；和

基于所述喚醒掩碼而將所述一或多個延遲的相依加載指令從所述延遲緩沖器傳遞到處理器裝置的所述執行管道以供執行。

6.根據權利要求2所述的存儲器相依性預測電路，其進一步配置成：

檢測由在對應存儲指令之前執行相依加載指令造成的存儲器相依性違反；

確定所述預測器表是否存儲具有對應于所述存儲指令的存儲指令標識符的預測器表條目；和

響應于確定所述預測器表并不存儲預測器表條目而生成新預測器表條目，所述新預測器表條目含有：存儲指令標識符，其對應于所述存儲指令；塊達到組，其含有對應于所述相依加載指令的所述指令塊的塊標識符；和加載組，其含有對應于所述相依加載指令的加載指令標識符。