[發(fā)明專利]采用鄰近非對稱有源柵極/偽柵極寬度布局的場效應晶體管(FET)器件有效
| 申請?zhí)枺?/td> | 201780051432.7 | 申請日: | 2017-08-21 |
| 公開(公告)號: | CN109643658B | 公開(公告)日: | 2022-03-22 |
| 發(fā)明(設計)人: | Y·S·崔;U·盧;S·埃克博特 | 申請(專利權(quán))人: | 高通股份有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/78 |
| 代理公司: | 北京市金杜律師事務所 11256 | 代理人: | 王茂華;崔卿虎 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 采用 鄰近 對稱 有源 柵極 寬度 布局 場效應 晶體管 fet 器件 | ||
公開了采用鄰近非對稱有源柵極/偽柵極寬度布局的場效應晶體管(FET)器件。在示例性方面,提供了一種包括FET器件的FET單元,F(xiàn)ET器件具有有源柵極、源極區(qū)域和漏極區(qū)域。FET單元還包括隔離結(jié)構(gòu),該隔離結(jié)構(gòu)包括在擴散中斷上方鄰近源極區(qū)域和漏極區(qū)域中的一個區(qū)域的偽柵極。FET單元具有非對稱有源柵極/偽柵極寬度布局,其中有源柵極的寬度大于鄰近偽柵極的寬度。有源柵極的增加的寬度提供了增加的柵極控制,并且偽柵極的減小的寬度增加了與偽柵極的隔離,因此減少了通過偽柵極的亞閾值泄漏。
本申請要求于2016年8月24日提交的題為“FIELD-EFFECT TRANSISTOR(FET)DEVICES EMPLOYING ADJACENT ASYMMETRIC ACTIVE GATE/DUMMY GATE WIDTH LAYOUT”的美國專利申請序列號15/245,777的優(yōu)先權(quán),其全部內(nèi)容通過引用并入本文。
技術領域
本公開的技術一般地涉及場效應晶體管(FET),并且更特別地涉及FET中的柵極結(jié)構(gòu)的布局。
背景技術
晶體管是現(xiàn)代電子設備中的基本部件。在很多現(xiàn)代電子設備中,大量晶體管被采用在集成電路(IC)中。例如,諸如中央處理單元 (CPU)和存儲器單元等現(xiàn)代電子設備的部件采用大量的晶體管以用于邏輯電路和數(shù)據(jù)存儲裝置。
在IC演進過程中,功能密度(即,每芯片面積的互連器件的數(shù)目)增加。功能密度的這種增加部分地通過繼續(xù)努力按比例縮小IC 中的晶體管單元來實現(xiàn)(例如,減小晶體管節(jié)點的尺寸以便將越來越多的晶體管節(jié)點放置在相同量的空間中)。例如,可以通過減小其中的晶體管節(jié)點的柵極寬度和/或溝道長度來按比例縮小晶體管單元。還可以通過減小將其中的晶體管節(jié)點與鄰近晶體管單元隔離的隔離結(jié)構(gòu)的尺寸來按比例縮小晶體管單元。例如,可以通過改為實現(xiàn)單擴散中斷(SDB)來按比例縮小包括包哈雙擴散中斷(DDB)的隔離結(jié)構(gòu)的晶體管單元。
例如,圖1是傳統(tǒng)鰭式場效應晶體管(FET)(FinFET)單元100 的截面。FinFET單元100包括FinFET 102,F(xiàn)inFET 102包括寬度為 W1(例如,十四(14)或十六(16)納米(nm))的有源柵極104。 FinFET 102進一步包括生長在襯底112上的源極外延區(qū)域108和漏極外延區(qū)域110。源極外延區(qū)域108和漏極外延區(qū)域110位于相應的源極列114和漏極列116中。例如,源極外延區(qū)域108和漏極外延區(qū)域 110可以包括硅鍺(SiGe)或鍺(Ge)的外延生長。源極外延區(qū)域108 和漏極外延區(qū)域110分別包括用于向源極外延區(qū)域108和漏極外延區(qū)域110中的每一個提供相應的源極或漏極的源極注入118和漏極注入 120。例如,源極注入118和漏極注入120可以通過離子注入形成。 FinFET 102進一步包括源極接觸件122和漏極接觸件124,其用于提供分別對源極外延區(qū)域108和漏極外延區(qū)域110的訪問并且因此用于提供對在有源柵極104下方在源極外延區(qū)域108與漏極外延區(qū)域110 之間的有源溝道區(qū)域126的訪問。漏極接觸件124與有源柵極104隔開距離D1并且與偽柵極134隔開距離D2。偽柵極134具有圖1中示出為W4的寬度。在FinFET 102中,距離D1和D2基本上相似。應當注意,為了清楚起見,外延區(qū)域108已經(jīng)被定義為源極外延區(qū)域108,外延區(qū)域108的注入118已經(jīng)被定義為源極注入118,外延區(qū)域110 已經(jīng)被定義為漏極外延區(qū)域110,并且外延區(qū)域110的注入120已經(jīng)被定義為漏極注入120。然而,這些元件的源極/漏極指定是一個示例,并且可以基于FinFET單元100在電路中如何連接而被指定為用于源極或漏極,因為有源溝道區(qū)域126沒有固有極性。
該專利技術資料僅供研究查看技術是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于高通股份有限公司,未經(jīng)高通股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201780051432.7/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





