[發明專利]采用鄰近非對稱有源柵極/偽柵極寬度布局的場效應晶體管(FET)器件

有效

• 申請號: 201780051432.7
• 申請日: 2017-08-21
• 公開（公告）號: CN109643658B
• 公開（公告）日: 2022-03-22
• 發明（設計）人: Y·S·崔;U·盧;S·?？瞬┨?/a>
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;崔卿虎

1.一種具有非對稱柵極寬度布局的場效應晶體管FET單元，包括：

襯底，包括具有頂表面的本體；

FET器件，包括：

源極，設置在所述襯底中；

漏極，設置在所述襯底中；以及

有源柵極，具有有源柵極寬度并且形成在所述源極與所述漏極之間；以及

隔離結構，鄰近所述FET器件設置在所述襯底中，所述隔離結構包括：

擴散中斷，鄰近所述FET器件的所述源極和所述漏極中的一個設置在所述襯底中，其中所述源極和所述漏極中的鄰近所述擴散中斷的一個的深度大于所述源極和所述漏極中的不鄰近所述擴散中斷的一個的深度；以及

偽柵極，具有偽柵極寬度并且鄰近所述有源柵極形成在所述擴散中斷上方，所述偽柵極寬度比所述有源柵極寬度小柵極寬度余裕。

2.根據權利要求1所述的FET單元，進一步包括：

源極接觸件，鄰近所述有源柵極設置在所述源極上方；以及

漏極接觸件，鄰近所述有源柵極設置在所述漏極上方，

其中與所述源極和所述漏極中的鄰近所述擴散中斷的一個相對應的所述源極接觸件和所述漏極接觸件中的一個設置在所述有源柵極與所述偽柵極之間，并且與所述有源柵極隔開第一距離并且與所述偽柵極隔開第二距離，所述第二距離與所述第一距離相差隔離余裕，

其中所述隔離余裕為所述柵極寬度余裕的一半。

3.根據權利要求2所述的FET單元，

其中所述有源柵極寬度為十五(15)納米(nm)；

其中所述偽柵極寬度為十三(13)nm；以及

其中所述隔離余裕為一(1)nm。

4.根據權利要求2所述的FET單元，

其中所述有源柵極寬度為十八(18)納米(nm)；

其中所述偽柵極寬度為十四(14)nm；以及

其中所述隔離余裕為兩(2)nm。

5.根據權利要求1所述的FET單元，其中所述柵極寬度余裕為至少兩(2)納米(nm)。

6.根據權利要求5所述的FET單元，

其中所述有源柵極寬度為十五(15)nm；以及

其中所述偽柵極寬度為十三(13)nm。

7.根據權利要求5所述的FET單元，

其中所述有源柵極寬度為十七(17)nm；以及

其中所述偽柵極寬度為十四(14)nm。

8.根據權利要求1所述的FET單元，

其中所述柵極寬度余裕至少為四(4)納米(nm)；以及

其中所述有源柵極寬度為十八(18)nm。

9.根據權利要求1所述的FET單元，被集成到集成電路(IC)中。

10.一種制造半導體管芯中的場效應晶體管FET單元的方法，包括：

形成設置在襯底中的擴散中斷；

在所述襯底上形成具有有源柵極寬度的有源柵極；

在所述擴散中斷上方并且鄰近所述有源柵極形成具有偽柵極寬度的偽柵極，所述偽柵極寬度比所述有源柵極寬度小柵極寬度余裕；

在所述襯底中鄰近所述有源柵極形成FET器件的源極外延區域；

在所述源極外延區域中在距所述襯底的頂表面第一深度處形成源極；

在所述襯底中在所述有源柵極與所述偽柵極之間鄰近所述擴散中斷形成所述FET器件的漏極外延區域，所述漏極外延區域的一部分與所述擴散中斷接觸；

在所述漏極外延區域中在距所述襯底的所述頂表面大于所述第一深度的第二深度處形成漏極；以及

在所述襯底中在所述源極與所述漏極之間形成所述FET器件的溝道區域。

11.根據權利要求10所述的方法，其中形成所述偽柵極包括：形成包括比所述有源柵極寬度小至少兩(2)納米(nm)的所述柵極寬度余裕的所述偽柵極寬度的所述偽柵極。