[發(fā)明專利]使用封裝和線程提示信息的組合來控制處理器的性能狀態(tài)有效
| 申請?zhí)枺?/td> | 201780046763.1 | 申請日: | 2017-08-03 |
| 公開(公告)號: | CN109564526B | 公開(公告)日: | 2023-05-23 |
| 發(fā)明(設(shè)計)人: | E·威斯曼;I·赫什;E·羅特姆;D·拉杰萬;A·N·阿南塔克里什南;N·阿比坦;I·梅拉米德;G·M·特爾林 | 申請(專利權(quán))人: | 英特爾公司 |
| 主分類號: | G06F9/48 | 分類號: | G06F9/48 |
| 代理公司: | 上海專利商標事務(wù)所有限公司 31100 | 代理人: | 李煒;黃嵩泉 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 使用 封裝 線程 提示 信息 組合 控制 處理器 性能 狀態(tài) | ||
1.一種用于控制性能狀態(tài)的處理器,包括:
多個核,用于執(zhí)行多個線程;
第一存儲,用于存儲與所述處理器相關(guān)聯(lián)的第一組處理器性能狀態(tài)控制參數(shù),所述第一組處理器性能狀態(tài)控制參數(shù)用于在確定用于所述處理器的至少部分的性能狀態(tài)時使用;
第二存儲,用于存儲與第一線程相關(guān)聯(lián)的第二組性能狀態(tài)控制參數(shù),所述第二組性能狀態(tài)控制參數(shù)用于在確定用于所述處理器的、所述第一線程用于在其上執(zhí)行的第一部分的性能狀態(tài)時使用;以及
功率控制器,用于基于線程選擇指示符、根據(jù)所述第一組處理器性能狀態(tài)控制參數(shù)中的一個或多個處理器性能狀態(tài)控制參數(shù)以及所述第二組性能狀態(tài)控制參數(shù)中的一個或多個性能狀態(tài)控制參數(shù)的組合來控制所述處理器的所述第一部分的性能狀態(tài)。
2.如權(quán)利要求1所述的處理器,其中,所述線程選擇指示符包括所述第二存儲的有效字段。
3.如權(quán)利要求2所述的處理器,其中,所述有效字段包括各自都與所述第二組性能狀態(tài)控制參數(shù)中的性能狀態(tài)控制參數(shù)相關(guān)聯(lián)的多個有效指示符。
4.如權(quán)利要求3所述的處理器,其中,所述第二存儲進一步包括處理器控制指示符,并且其中,所述功率控制器用于:當所述處理器控制指示符具有第一狀態(tài)時,根據(jù)所述第一組處理器性能狀態(tài)控制參數(shù)來控制所述處理器的性能狀態(tài)。
5.如權(quán)利要求3所述的處理器,其中,至少部分地基于所述多個有效指示符中的至少一個有效指示符,所述功率控制器用于根據(jù)所述第二組性能狀態(tài)控制參數(shù)中的至少一個性能狀態(tài)控制參數(shù)來控制所述處理器的所述第一部分的性能狀態(tài)。
6.如權(quán)利要求5所述的處理器,其中,所述功率控制器用于:
當所述多個有效指示符具有第一狀態(tài)時,根據(jù)所述第二組性能狀態(tài)控制參數(shù)來控制所述處理器的所述第一部分的性能狀態(tài);以及
當所述多個有效指示符具有第二狀態(tài)時,根據(jù)所述第一組處理器性能狀態(tài)控制參數(shù)來控制所述處理器的所述第一部分的性能狀態(tài)。
7.一種用于控制性能狀態(tài)的方法,包括:
將處理器性能狀態(tài)提示存儲在處理器的第一配置存儲中,所述處理器性能狀態(tài)提示與操作系統(tǒng)相關(guān)聯(lián);
將線程性能狀態(tài)提示存儲在所述處理器的第二配置存儲中,所述線程性能狀態(tài)提示與第一線程相關(guān)聯(lián);
將與所述線程性能狀態(tài)提示相關(guān)聯(lián)的多個有效指示符存儲在所述處理器中;
經(jīng)由所述處理器的功率控制器、基于所述處理器性能狀態(tài)提示和所述線程性能狀態(tài)提示的組合來確定用于所述第一線程在其上執(zhí)行的第一處理引擎的性能狀態(tài);以及
經(jīng)由所述功率控制器控制所述第一處理引擎在所述性能狀態(tài)下操作。
8.如權(quán)利要求7所述的方法,進一步包括:
當所述多個有效指示符具有第一狀態(tài)時,基于所述線程性能狀態(tài)提示確定用于所述第一處理引擎的性能狀態(tài);以及
當所述多個有效指示符具有第二狀態(tài)時,基于所述處理器性能狀態(tài)提示確定用于所述第一處理引擎的性能狀態(tài)。
9.如權(quán)利要求7所述的方法,進一步包括:當所述第二配置存儲的封裝控制指示符具有第一狀態(tài)時,基于所述處理器性能狀態(tài)提示確定用于所述第一處理引擎的性能狀態(tài)。
10.如權(quán)利要求7所述的方法,進一步包括:
經(jīng)由所述操作系統(tǒng)和基本輸入/輸出系統(tǒng)中的至少一個來設(shè)置所述處理器性能狀態(tài)提示;以及
經(jīng)由用戶應(yīng)用來設(shè)置所述線程性能狀態(tài)提示。
11.如權(quán)利要求7所述的方法,進一步包括:在向所述第一線程的上下文切換時,將所述線程性能狀態(tài)提示存儲在所述第二配置存儲中;以及連同在從所述第一線程的上下文切換時的所述第一線程的上下文一起存儲線程性能狀態(tài)提示。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司,未經(jīng)英特爾公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201780046763.1/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 在多線程處理器中用于高速線程間中斷的方法和設(shè)備
- 一種多線程系統(tǒng)中實現(xiàn)實時監(jiān)控各線程狀態(tài)的方法
- 移動終端系統(tǒng)線程池實現(xiàn)方法及裝置
- 一種基于策略模式的信號發(fā)生器多線程管理方法
- 多線程并發(fā)處理方法和多線程并發(fā)處理系統(tǒng)
- 分布式系統(tǒng)的線程管理方法和裝置
- 線程執(zhí)行方法、裝置、終端及存儲介質(zhì)
- 線程監(jiān)控方法、裝置、電子設(shè)備及計算機可讀存儲介質(zhì)
- 一種多核系統(tǒng)中多線程調(diào)度方法、裝置及設(shè)備
- 線程間通信方法、裝置、電子設(shè)備及存儲介質(zhì)





