[發(fā)明專利]針對(duì)使用多個(gè)架構(gòu)寄存器的指令的架構(gòu)寄存器替換

在審

• 申請(qǐng)?zhí)枺?/td>: 201780041397.0
• 申請(qǐng)日: 2017-06-01
• 公開(kāi)（公告）號(hào): CN109416635A
• 公開(kāi)（公告）日: 2019-03-01
• 發(fā)明（設(shè)計(jì)）人: M.J.查尼;R.瓦倫丁;M.B.吉爾卡;A.賈;B.L.托爾;E.奧爾德-艾哈邁德-瓦爾;J.科巴爾桑阿德里恩;J.W.布蘭特
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F9/30
• 分類號(hào): G06F9/30
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 徐予紅;楊美靈

處理器一方面包括用于解碼指令的解碼單元。所述指令要顯式地指定第一架構(gòu)寄存器，并且要隱式地指示至少第二架構(gòu)寄存器。第二架構(gòu)寄存器隱式地要處于比第一架構(gòu)寄存器更高的寄存器編號(hào)。處理器還包括與解碼單元耦合的架構(gòu)寄存器替換單元。架構(gòu)寄存器替換單元要以第三架構(gòu)寄存器替換第一架構(gòu)寄存器，并且要以第四架構(gòu)寄存器替換第二架構(gòu)寄存器。第三架構(gòu)寄存器要處于比第一架構(gòu)寄存器更低的寄存器編號(hào)。第四架構(gòu)寄存器要處于比第二架構(gòu)寄存器更低的寄存器編號(hào)。還公開(kāi)了其它處理器，以及方法和系統(tǒng)。

技術(shù)領(lǐng)域

本文描述的實(shí)施例一般涉及處理器。具體地，本文描述的實(shí)施例一般涉及執(zhí)行使用多個(gè)架構(gòu)寄存器的指令的處理器。

背景技術(shù)

處理器一般具有指令集，其包括處理器能夠執(zhí)行的各種不同類型的指令。這些指令通常指定或以其它方式指示處理器的寄存器以識(shí)別操作數(shù)。由指令指示的這些寄存器一般稱為架構(gòu)寄存器。

附圖說(shuō)明

通過(guò)參考用于示出實(shí)施例的以下描述和附圖，可以最好地理解本發(fā)明。在附圖中：

圖1是處理器的實(shí)施例的框圖。

圖2是示出使用具有隱式更高索引或編號(hào)寄存器的適合指令的一個(gè)示例的框圖。

圖3A-3B是示出寄存器環(huán)繞（wrap-around）的適合架構(gòu)寄存器的示例實(shí)施例的框圖。

圖4是可以實(shí)現(xiàn)本發(fā)明的實(shí)施例的處理器的實(shí)施例的框圖。

圖5是執(zhí)行指令（包括執(zhí)行寄存器替換）的方法的實(shí)施例的流程框圖。

圖6是寄存器塊替換單元的示例實(shí)施例的框圖。

圖7是根據(jù)一種可能方法的針對(duì)指令執(zhí)行寄存器替換的方法的示例實(shí)施例的流程框圖。

圖8A是示出有序流水線的實(shí)施例和寄存器重命名無(wú)序發(fā)布/執(zhí)行流水線的實(shí)施例的框圖。

圖8B是包括耦合到執(zhí)行引擎單元的前端單元并且兩者都耦合到存儲(chǔ)器單元的處理器核的實(shí)施例的框圖。

圖9A是單個(gè)處理器核連同到管芯上互連網(wǎng)絡(luò)的其連接以及連同2級(jí)（L2）高速緩存的其本地子集的實(shí)施例的框圖。

圖9B是圖9A的處理器核的部分的展開(kāi)圖的實(shí)施例的框圖。

圖10是可以具有多于一個(gè)核、可以具有集成的存儲(chǔ)器控制器，并且可以具有集成圖形的處理器的實(shí)施例的框圖。

圖11是計(jì)算機(jī)架構(gòu)的第一實(shí)施例的框圖。

圖12是計(jì)算機(jī)架構(gòu)的第二實(shí)施例的框圖。

圖13是計(jì)算機(jī)架構(gòu)的第三實(shí)施例的框圖。

圖14是計(jì)算機(jī)架構(gòu)的第四實(shí)施例的框圖。

圖15是根據(jù)本發(fā)明的實(shí)施例的使用軟件指令變換器將源指令集中的二進(jìn)制指令變換為目標(biāo)指令集中的二進(jìn)制指令的框圖。

具體實(shí)施方式

本文公開(kāi)了替換寄存器的方法的實(shí)施例、寄存器替換單元的實(shí)施例、具有此類寄存器替換單元的處理器的實(shí)施例、結(jié)合一個(gè)或多個(gè)處理器以執(zhí)行寄存器替換的系統(tǒng)的實(shí)施例。在以下描述中，闡述了許多特定細(xì)節(jié)（例如，特定指令操作、數(shù)據(jù)格式、處理器配置、微架構(gòu)細(xì)節(jié)、操作順序等）。然而，可以在沒(méi)有這些特定細(xì)節(jié)的情況下實(shí)踐實(shí)施例。在其它實(shí)例中，未詳細(xì)示出眾所周知的電路、結(jié)構(gòu)和技術(shù)，以避免模糊對(duì)本描述的理解。

圖1是處理器100的實(shí)施例的框圖。處理器具有指令集架構(gòu)（ISA）101。ISA表示與編程有關(guān)的處理器的架構(gòu)的一部分，并且通常包括處理器的原生指令、架構(gòu)寄存器、數(shù)據(jù)類型、尋址模式、存儲(chǔ)器架構(gòu)等等。ISA與微架構(gòu)區(qū)分，其通常表示選擇來(lái)實(shí)現(xiàn)ISA的具體處理器設(shè)計(jì)技術(shù)。