[發明專利]主機設備和擴展裝置

有效

• 申請號: 201780016412.6
• 申請日: 2017-03-15
• 公開（公告）號: CN108780346B
• 公開（公告）日: 2022-01-21
• 發明（設計）人: 藤本曜久
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: G06F1/26
• 分類號: G06F1/26;G06F1/28;G06F13/40;G06F13/42
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 賀月嬌;楊曉光

依據一個實施例，第一電源電壓被施加到I/O基元，連接到時鐘端子的I/O基元被初始設定為第二電壓信令的閾值，連接到命令端子的I/O基元和連接到數據端子的I/O基元被初始設定為輸入，并且當時鐘控制單元檢測接收到一個時鐘脈沖并且信號電壓控制單元檢測使用第二電壓信令的主機時，信號電壓控制單元在第二電源電壓被施加到I/O基元后，驅動第一數據端子的I/O基元到高電平，并且第二電壓信令的閾值被設定到時鐘、命令以及數據端子的I/O基元。

相關申請的交叉引用

本申請基于2016年3月16日提交的日本專利申請號No.2016-52000并要求該申請的優先權；其全部內容通過引用并入本文。

技術領域

在此描述的實施例一般涉及主機設備和擴展裝置。

背景技術

對于更精細的半導體集成電路(IC)，已需要更低的IC電壓和I/O信號電壓。同時，在分布與高電源電壓兼容的主機設備和擴展裝置的情況下，可以混合使用與高電源電壓接口和低電源電壓接口兼容的主機設備和擴展裝置。

當輸入緩沖器的輸入處于浮動狀態或中間電壓被輸入到輸入緩沖器中時，流通電流可以流入輸入緩沖器。特別地，低電壓信令的高電平可以是高電壓信令的中間電壓。因此，當連接在不同信號電壓下操作的主機設備和擴展裝置時，流通電流可以流入輸入緩沖器。在下文中，高電壓信令將表示為HVS，而低電壓信令將表示為LVS。

引文列表

專利文獻

[PTL 1]WO2006/057340

附圖說明

圖1是根據第一實施例的主機設備和擴展裝置的示意性框圖。HVS主機表示通過高電壓信令開始通信的主機1，LVS主機表示通過低電壓信令開始通信的主機2，HVS裝置表示通過高電壓信令開始通信的擴展裝置3，以及LVS裝置表示擴展裝置4，其取決于主機設備的類型開始選擇高電壓信令或低電壓信令的通信；

圖2是表示圖1所示的LVS主機和LVS裝置的更詳細結構的框圖；

圖3A是示出當LVS裝置附接到圖1所示的HVS主機時的數據線DAT[3]的連接的框圖，而圖3B是示出當LVS裝置附接到圖1所示的LVS主機時的數據線DAT[3]的連接的框圖；

圖4是當LVS裝置附接到圖1所示的LVS主機時的預處理序列的時序圖；

圖5是當HVS裝置附接到圖1所示的LVS主機時的預處理序列的時序圖；

圖6A是示出低電壓信令輸出的高電平變為高電壓信令輸入的中間電壓的圖，而圖6B是示出當中間電壓輸入到圖1所示的HVS裝置中時流通電流發生的狀態的框圖；

圖7是示出根據第一實施例的由主機發送的LVS SD卡中的CMD8的內容的圖；

圖8是根據第一實施例的主機的預處理和初始化序列的流程圖；

圖9是根據第一實施例的擴展裝置的預處理和初始化序列的流程圖；

圖10是根據第一實施例的擴展裝置的初始化序列的流程圖；

圖11是根據第二實施例的當LVS裝置附接到LVS主機時的預處理序列的時序圖；

圖12是根據第二實施例的當HVS裝置附接到LVS主機時的預處理序列的時序圖；

圖13是根據第二實施例的當LVS裝置附接到HVS主機時的預處理序列的時序圖；

圖14是根據第二實施例的當LVS裝置附接到HVS主機時的預處理序列的另一示例的時序圖；

圖15是示出根據第三實施例的用于LVS裝置的輸入/輸出緩沖器的結構示例的框圖；