[發(fā)明專利]具有帶可調(diào)功函數(shù)的柵疊層的半導(dǎo)體器件在審
| 申請(qǐng)?zhí)枺?/td> | 201780006819.0 | 申請(qǐng)日: | 2017-01-06 |
| 公開(公告)號(hào): | CN108475639A | 公開(公告)日: | 2018-08-31 |
| 發(fā)明(設(shè)計(jì))人: | 鮑如強(qiáng);S.克里什南;權(quán)彥五;V.納拉亞南 | 申請(qǐng)(專利權(quán))人: | 國(guó)際商業(yè)機(jī)器公司 |
| 主分類號(hào): | H01L21/3205 | 分類號(hào): | H01L21/3205;H01L21/4763;H01L21/8238;H01L21/28;H01L29/66;H01L29/49;H01L27/092 |
| 代理公司: | 北京市柳沈律師事務(wù)所 11105 | 代理人: | 王蕊瑞 |
| 地址: | 美國(guó)紐*** | 國(guó)省代碼: | 美國(guó);US |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 氮化物層 清除層 柵疊層 半導(dǎo)體器件 柵極金屬層 覆蓋層 介電層 沉積 沉積柵電極 可調(diào)功函數(shù) 溝道區(qū) 去除 暴露 制造 | ||
一種用于制造半導(dǎo)體器件的柵疊層的方法包括:在器件的溝道區(qū)上方形成第一介電層,在第一介電層上形成第一氮化物層,在第一氮化物層上沉積清除層,在清除層上形成覆蓋層,去除部分覆蓋層和清除層以暴露柵疊層的n型場(chǎng)效應(yīng)晶體管(nFET)區(qū)中第一氮化物層的一部分,在第一氮化物層和清除層上形成第一柵極金屬層,在第一柵極金屬層上沉積第二氮化物層,在第二氮化物層上沉積柵電極材料。
技術(shù)領(lǐng)域
本發(fā)明總體上涉及半導(dǎo)體器件,更具體來說,涉及金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)柵極。
背景技術(shù)
MOSFET是用于放大或切換電子信號(hào)的晶體管。MOSFET具有源極,漏極和金屬氧化物柵電極。金屬柵極通過絕緣材料薄層(例如二氧化硅或玻璃)與主半導(dǎo)體n溝道或p溝道電絕緣,這使得MOSFET的輸入電阻相對(duì)較高。柵極電壓控制從漏極到源極的路徑是開路(“關(guān)”)還是電阻路徑(“開”)。
N型場(chǎng)效應(yīng)晶體管(nFET)和p型場(chǎng)效應(yīng)晶體管(pEET)是兩種類型的互補(bǔ)MOSFET。nEET使用電子作為電流載流子,并使用n摻雜的源極和漏極結(jié)。pFET使用空穴作為電流載流子,并使用p摻雜的源極和漏極結(jié)。
發(fā)明內(nèi)容
根據(jù)本發(fā)明的實(shí)施例,用于制造半導(dǎo)體器件的柵疊層的方法包括在器件的溝道區(qū)上方形成第一介電層,在第一介電層上形成第一氮化物層,在第一氮化物層上沉積清除層,在清除層上方形成覆蓋層,除去部分覆蓋層和清除層以在柵疊層的n型場(chǎng)效應(yīng)晶體管(nEET)區(qū)域中暴露第一氮化物層的一部分,在第一氮化物層和覆蓋層上形成第一柵極金屬層;在第一氮化物層上沉積清除層;在第一柵極金屬層上沉積第二氮化物層;以及在第二氮化物層上沉積柵電極材料。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例,一種半導(dǎo)體器件包括布置在器件的溝道區(qū)上方的柵疊層,包括n型場(chǎng)效應(yīng)晶體管(nFET)部分的所述柵疊層包含布置在襯底上的介電層,布置在介電層上的第一氮化物層,布置在第一氮化物層上的第一柵極金屬層,布置第一柵極金屬層上的第二氮化物層,以及布置在第二氮化物層上的柵電極。
根據(jù)本發(fā)明的又一實(shí)施例,一種半導(dǎo)體器件包括布置在器件的溝道區(qū)上方的柵疊層,所述柵疊層包括n型場(chǎng)效應(yīng)晶體管(nFET)部分,該nFET部分包括布置在襯底上的介電層,布置在介電層上的第一氮化物層,布置在第一氮化物層上的第一柵極金屬層,布置在第一柵極金屬層上的第二氮化物層,以及布置在第二氮化物層上的柵電極,所述柵疊層還包括p型場(chǎng)效應(yīng)晶體管(pFET)部分,該pFET部分包括布置在所述襯底上的所述電介質(zhì)層,布置在所述電介質(zhì)層上的所述第一氮化物層,布置在所述第一氮化物層上的清除層,布置在所述清除層上覆蓋層,布置在所述覆蓋層上的所述第一柵極金屬層,布置在所述第一柵極金屬層上的所述第二氮化物層以及布置在所述第二氮化物層上的所述柵電極。
附圖說明
圖1-11示出了用于形成示例性FET器件的柵疊層的示例方法。
圖1示出了具有在其上布置的半導(dǎo)體鰭片的襯底的俯視圖。
圖2示出了鰭片和基底的沿圖1的線A-A的剖視圖。
圖3示出沿柵疊層的寬度(縱向)的剖視圖。
圖4示出了在氧化物層上沉積勢(shì)壘層。
圖5示出了沉積一層nFET柵極金屬之后的所得結(jié)構(gòu)。
圖6示出了在形成可包括例如諸如TiN的氮化物材料的覆蓋層之后的所得結(jié)構(gòu)。
圖7示出了去除勢(shì)壘層、柵極金屬和覆蓋層的一部分的圖案化和蝕刻工藝之后的所得結(jié)構(gòu)。
圖8示出了氮化物層的形成。
圖9示出了清除層的沉積。
圖10示出了在沉積PWF層之后得到的結(jié)構(gòu)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于國(guó)際商業(yè)機(jī)器公司,未經(jīng)國(guó)際商業(yè)機(jī)器公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201780006819.0/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 上一篇:Cu膜的形成方法
- 下一篇:用于側(cè)向硬模凹槽減小的混合碳硬模
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





