[發明專利]一種隧穿場效應晶體管及其制備方法

有效

• 申請號: 201780003485.1
• 申請日: 2017-06-30
• 公開（公告）號: CN109429526B
• 公開（公告）日: 2021-10-26
• 發明（設計）人: 徐挽杰;蔡皓程;張臣雄
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H01L21/335
• 分類號: H01L21/335
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

一種隧穿場效應晶體管及其制備方法，涉及場效應晶體管技術領域，可在線隧穿結構中，抑制點隧穿。隧穿場效應晶體管的制備方法包括：在襯底(10)上形成隔離結構(20)，隔離結構(20)定義出有源區(30)；形成第一介質層(41)和第一掩膜結構(50)；第一掩膜結構(50)包括外側(51)和內層(52)，外層(51)包括第一側壁(511)和硬掩膜(512)；對露出的有源區(30)進行工藝處理形成漏區(31)；使用第一填充物進行填充進行平坦化工藝，露出內層(52)，以去除內層(52)以及其覆蓋的第一介質層(41)；對露出的有源區(30)進行工藝處理形成源區(32)；在源區(32)上形成第二介質層(42)，且第二介質層(42)的厚度小于第一介質層(41)的厚度；形成第二側壁(513)，使用第二填充物進行填充進行平坦化工藝；去除第一側壁(511)和第二側壁(513)、露出的第二介質層(42)，以形成柵介質層(43)和柵極(70)。

技術領域

本申請涉及場效應晶體管技術領域，尤其涉及一種隧穿場效應晶體管及其制備方法。

背景技術

隧穿場效應晶體管(Tunnel Field-Effect Transistor，簡稱TFET)中，載流子以帶間隧穿的機制注入溝道中，可以實現比金屬-氧化物-半導體場效應晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor，簡稱MOSFET)更陡峭的電流隨柵偏壓的變化，具有低功耗、低亞閾值擺幅等特性。

一種TFET的結構，柵極和源區之間有較大的重疊區域，在柵極上施加一定的偏壓時，帶間隧穿發生在源區內垂直于柵極的方向(稱之為線隧穿)，由于線隧穿的隧穿距離較小，可以實現較小的亞閾值擺幅和較大的隧穿電流。

然而，由于存在源區和溝道區之間的點隧穿，點隧穿比線隧穿更早開啟，因而會使TFET的電流隨柵偏壓更緩慢的變化，即，使得TFET的亞閾值擺幅特性變差。

發明內容

本申請提供一種隧穿場效應晶體管及其制備方法，在線隧穿結構中，抑制點隧穿。

第一方面，提供一種隧穿場效應晶體管的制備方法，包括：在襯底上形成隔離結構，由隔離結構定義出有源區；在形成有隔離結構的襯底上形成第一介質層和覆蓋第一介質層的第一掩膜結構；其中，第一介質層覆蓋部分有源區；第一掩膜結構包括外層和內層，外層包括第一側壁和硬掩膜；對露出的有源區進行工藝處理，形成漏區；使用第一填充物進行填充，并進行平坦化的工藝，露出內層；去除內層以及內層覆蓋的第一介質層；對露出的有源區進行工藝處理，形成源區；在源區上形成第二介質層，且第二介質層的厚度小于第一介質層的厚度；形成第二側壁，第二側壁與第一側壁接觸，并使用第二填充物進行填充，進行平坦化的工藝；去除第一側壁和第二側壁，并去除露出的第二介質層，在去除第一側壁、第二側壁和第二介質層的區域，依次形成柵介質層和柵極；形成保護層，并在保護層上對應有源區形成第一電極、第二電極和第三電極；第一電極與柵極接觸，第二電極和第三電極分別與漏區和源區接觸。可使形成的隧穿場效應晶體管，其柵極與源區之間的介質層厚度小于柵極與溝道區之間介質層的厚度，基于此，可使隧穿場效應晶體管基于線隧穿機制工作，且需在較大的柵極偏壓下，才能實現源區和溝道區之間的點隧穿，因而可以抑制點隧穿，改善亞閾值擺幅和泄漏電流特性，從而可使本申請的隧穿場效應晶體管具有較小的亞閾值擺幅和較大的隧穿電流。其中，柵極在去除第一側壁和第二側壁的區域形成，基于自對準方式，可避免柵極的位置通過光刻來決定，因而可減小工藝復雜度。

結合第一方面，在第一方面的第一種可能的實現方式中，在去除第二介質層之后，形成柵介質層之前，該方法還包括：在襯底表面外延生長一層外延層，外延層的材料與襯底的材料相同。可將隧穿限制在外延層中，減小隧穿距離，可進一步改善亞閾值擺幅和開態電流。