[發明專利]模數信號轉換系統及方法

有效

• 申請號: 201780001207.2
• 申請日: 2017-10-09
• 公開（公告）號: CN110036568B
• 公開（公告）日: 2022-06-07
• 發明（設計）人: 林奇青;徐嘉駿;楊富強
• 申請（專利權）人: 深圳市匯頂科技股份有限公司
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 北京合智同創知識產權代理有限公司 11545
• 代理人: 李杰

一種模數信號轉換系統(300)及方法，所述系統(300)包括一數字信號拆分單元(401)，一第一數字信號存儲單元(411)，一第二數字信號存儲單元(421)，一第一存儲電容選擇單元(412)及一第二存儲電容選擇單元(422)，所述數字信號拆分單元(401)用于將所述模數信號轉換系統(300)輸出反饋的以比特數z表示的數字控制信號的信號碼N拆分為以比特數x表示的第一信號碼K及以比特數y表示的第二信號碼P，所述第一及第二數字信號存儲單元(411,421)分別用于依序儲存所述第一信號碼K及所述第二信號碼P，所述第一及第二存儲電容選擇單元(412,422)分別用于選擇所述第一信號碼K及所述第二信號碼P的存儲電容，從而大幅減少了系統內部的引線與硬件數量，因而節省了耗電量及提升了系統整體的運作效能。

技術領域

本發明實施例涉及模數信號轉換技術領域，尤其涉及一種模數信號轉換系統及方法。

背景技術

數字信號與模擬信號之間的轉換器，例如DAC或ADC，已廣泛應用于通信系統、消費性電子產品與音響設備等。然而在DAC或ADC內部，無可避免的會有元件不匹配所造成的噪聲問題，此類問題經常是通過多階反饋三角積分調制器(Sigma-Delta Modulator,SDM)來加以處理，使得多階反饋三角積分調制器在ADC的應用顯的格外重要?，F業界已有人提出動態組件匹配法(Dynamic Element Matching,DEM)來解決ADC的內部非線性問題，在眾多的解決方案之中又以數據加權平均(Data Weighted Averaging,DWA)算法為DEM中的最常見的一種算法。

數據加權平均算法可以降低對DAC或ADC系統中的數字信號的存儲電容匹配要求的問題，其所采用的原理就是盡量讓每個存儲電容被用到的次數相同，通過循環選擇存儲電容而可忽略每個存儲電容的差異所造成的誤差，將DAC或ADC非線性誤差引入的噪聲和失真推至較高、較少用的頻帶。如圖1所示，假設有一個3個比特(3-bit)的DAC或ADC系統，可通過2³-1個(也就是七個)存儲電容111所組成的存儲電容陣列11來寄存或儲存二進制碼(Binary code)轉為熱碼(Thermometer code，如表一所示)的數據，如果存儲電容陣列11的所有存儲電容均已依序寄存了數據，則后續需要寄存或儲存的數據將依循環而再回到存儲電容陣列11的第一個存儲電容再繼續進行。其進行的方式可以進一步參閱圖2A至圖2C。首先，請參閱圖2A，假設系統收到的第一筆數據為2，系統的指針(pointer)12會從存儲電容陣列11的第一個存儲電容開始選擇兩個存儲電容111來開啟數據的寄存或儲存。接著，請參閱圖2B，當系統收到的第二筆數據為4，此時系統的指針12會從原停留的位置向右移一個存儲電容，從存儲電容陣列11的第三個存儲電容開始依序選擇四個存儲電容111來開啟數據的寄存或儲存。再來，請參閱圖2C，當系統收到的第三筆數據為3，此時系統的指針12停留的位置為存儲電容陣列11的第六個存儲電容，其右側僅僅剩下一個存儲電容，即第七個存儲電容尚未開啟，因此在選擇了第七個存儲電容之后，指針12會跳回到存儲電容陣列11的第一個存儲電容繼續依序再選擇兩個存儲電容111來開啟數據的寄存或儲存。如此一來，可以保持存儲電容陣列11的每個存儲電容111被使用到的次數是幾近相同的，因此不同的存儲電容111彼此的差異性所造成的誤差值就被等同均化了，這就是數據加權平均算法的工作原理。

表一

數據加權平均算法確實為基于多階反饋三角積分的模數信號轉換系統里非常實用的運算方法，其所需要的硬件系統可由半導體芯片制作而成。然而在科技進步快速的現代，隨著各種電子設備需要處理信息的大量增加，數據加權平均算法需要處理的數據層級也越來越繁雜，需要有更高階的數據處理能力，而其硬件系統所消耗的半導體芯片面積與其系統的耗電量也隨之迅速加大。

發明內容

本發明實施例的目的在于提供一種模數信號轉換系統及方法，通過改進其系統內部的數據加權平均算法之運算修正，能降低系統處理高階數據所需使用元件的數量，因而降低其制作成本，同時減少系統整體的耗電量，提升整體的工作效率。