[發明專利]具有減小的高度的虛設鰭及其形成方法

在審

• 申請號: 202011630339.1
• 申請日: 2020-12-30
• 公開（公告）號: CN113078111A
• 公開（公告）日: 2021-07-06
• 發明（設計）人: 林士堯;劉得涌;林志翰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238;H01L27/088;H01L27/092
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 陳蒙

本公開涉及具有減小的高度的虛設鰭及其形成方法。一種方法，包括：將第一突出半導體鰭和虛設鰭形成為突出得比隔離區域的頂表面高。第一突出半導體鰭平行于虛設鰭，在第一突出半導體鰭的第一部分和虛設鰭的第二部分上形成柵極堆疊件。該方法還包括使得第一突出半導體鰭的第三部分凹陷以形成凹槽，使得虛設鰭的第四部分凹陷以減小虛設鰭的第四部分的高度，以及在凹槽中形成外延半導體區域。外延半導體區域朝向虛設鰭生長。

技術領域

本公開涉及具有減小的高度的虛設鰭及其形成方法。

背景技術

金屬氧化物半導體(MOS)器件是集成電路中的基本構建元件。MOS器件可以具有由摻雜有p型或n型雜質的多晶硅形成的柵極電極，該p型或n型雜質是使用摻雜工藝(例如，離子注入或熱擴散)而摻雜的。可以將柵極電極的功函數調整為硅的帶邊(band-edge)。對于n型金屬氧化物半導體(NMOS)器件，可以將功函數調整為接近硅的導帶。對于p型金屬氧化物半導體(PMOS)器件，可以將功函數調整為接近硅的價帶。通過選擇適當的雜質，可以實現對多晶硅柵極電極的功函數的調整。

具有多晶硅柵極電極的MOS器件表現出載流子耗盡效應，這也被稱為多晶耗盡效應。當所施加的電場從靠近柵極電介質的柵極區域掃除載流子，形成耗盡層時，發生多晶耗盡效應。在n摻雜多晶硅層中，耗盡層包括電離的非移動施主部位，其中在p摻雜多晶硅層中，耗盡層包括電離的非移動受主部位。耗盡效應導致有效柵極電介質厚度的增加，使得在半導體的表面處創建反型層更加困難。

通過形成金屬柵極電極可以解決多晶耗盡問題，其中在NMOS器件和PMOS器件中使用的金屬柵極也可以具有帶邊功函數。因此，所得金屬柵極包括多個層以滿足NMOS器件和PMOS器件的要求。

金屬柵極的形成通常涉及形成虛設柵極電介質和虛設柵極電極，移除虛設柵極電介質和虛設柵極電極以形成溝槽，將高k電介質層和金屬層沉積到溝槽中，以及執行化學機械拋光(CMP)工藝以移除高k電介質層和金屬層的多余部分。金屬層的剩余部分形成金屬柵極。

發明內容

根據本公開的第一方面，提供了一種用于形成半導體器件的方法，包括：形成第一突出半導體鰭和虛設鰭，所述第一突出半導體鰭和虛設鰭突出得比隔離區域的頂表面高，其中，所述第一突出半導體鰭平行于所述虛設鰭；在所述第一突出半導體鰭的第一部分和所述虛設鰭的第二部分上形成柵極堆疊件；使得所述第一突出半導體鰭的第三部分凹陷以形成凹槽；使得所述虛設鰭的第四部分凹陷以減小所述虛設鰭的第四部分的高度；以及在所述凹槽中形成外延半導體區域，其中，所述外延半導體區域朝向所述虛設鰭生長。

根據本公開的第二方面，提供了一種半導體器件，包括：隔離區域，所述隔離區域在半導體襯底上；第一突出半導體鰭，所述第一突出半導體鰭突出得比所述隔離區域的頂表面高；半導體區域，所述半導體區域連接到所述第一突出半導體鰭的端部；以及第一虛設鰭，所述第一虛設鰭突出得比所述隔離區域的頂表面高，其中，所述第一虛設鰭包括：第一部分，所述第一部分具有第一高度；以及第二部分，所述第二部分具有小于所述第一高度的第二高度，其中，所述半導體區域朝向所述第一虛設鰭的第二部分橫向地擴展。

根據本公開的第三方面，提供了一種半導體器件，包括：隔離區域，所述隔離區域在半導體襯底上；虛設鰭，所述虛設鰭突出得比所述隔離區域的頂表面高，其中，所述虛設鰭包括：第一部分，所述第一部分具有第一高度；以及第二部分，所述第二部分具有小于所述第一高度的第二高度；以及第一源極/漏極區域和第二源極/漏極區域，所述第一源極/漏極區域和第二源極/漏極區域接觸所述虛設鰭的第二部分的相對側壁。

附圖說明

當結合附圖閱讀時，從以下詳細描述中可以最好地理解本公開的各個方面。應該注意，根據工業中的標準實踐，各種特征未按比例繪制。實際上，為了清楚的討論，可以任意增加或減少各種特征的尺寸。